【正文】 通過(guò)簡(jiǎn)單 地在 FAT中添加文件鏈接的個(gè)數(shù)可以任意增加文件大小和子目錄個(gè)數(shù)（只要有空簇存在）。在總共 512字節(jié)的主引導(dǎo)記錄中， MBR 的引導(dǎo)程序占了其中的 446個(gè) 字節(jié)（相對(duì) 于 扇區(qū)首地址的偏移量 0H～ 1BDH），隨后的 64字節(jié)（偏移量 1BEH～ 1FDH）為 DPT（ Disk Partition Table， 硬盤(pán)分區(qū)表），最后的兩個(gè)字節(jié) “ 55 AA” （偏移量 1FEH～1FFH）是分區(qū)有效 的 結(jié)束標(biāo)志。同樣，在一個(gè)基于 SPI的設(shè)備中，至少有一個(gè)主控設(shè)備。 這些優(yōu)點(diǎn)使得 SD 卡備受數(shù)碼產(chǎn)品的青睞。當(dāng)尋址的被控器件不能應(yīng)答時(shí)，數(shù)據(jù)保持為高 ，接著主控 器產(chǎn)生停止條件終止傳輸。為了進(jìn)行通訊，每個(gè)接到 I2C 總線的設(shè)備都有一個(gè)唯一的地址，以便于主機(jī)尋訪。 圖 31 MP3 解碼電路 PCB 的工作過(guò)程 （ 1） 芯片初始化： 檢查 STA013 芯片是否存在；向 STA013 傳送 SST公司提供的 “ ” 配置文件。 ? 這樣減輕 CPU運(yùn)算的負(fù)擔(dān)：處理器用來(lái)參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用 ASIC來(lái)處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。所以在編碼的時(shí)候就沒(méi)有必要將 所有的聲音進(jìn)行編碼，這樣就減小了數(shù)據(jù)量。 圖 24 軟硬件劃分及實(shí)現(xiàn)方式比較 軟硬件綜合（ Synthesis）的任務(wù)是把高層次的描述自動(dòng)轉(zhuǎn)化為低層次的實(shí)現(xiàn)。自底向上的設(shè)計(jì)在某種意義上講可以看作上述從頂向下設(shè)計(jì)的逆過(guò)程。對(duì)要完成的任務(wù)進(jìn)行分解，先對(duì)最高層次中的問(wèn)題進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，而將其中未解決的問(wèn)題作為一個(gè)子任務(wù)放到下一層次中去解決。在上電的時(shí)候，由 EEPROM 內(nèi)自行啟動(dòng)的加載時(shí)序把數(shù)據(jù)流加入 FPGA 中，對(duì)其內(nèi)部邏輯進(jìn)行配置。軟硬件協(xié)同仿真可看作異構(gòu)仿真的一種， Ptolemy己經(jīng)應(yīng)用于嵌入式系統(tǒng)的算法層和體系結(jié)構(gòu)層描述和驗(yàn)證。而且還非常好的保 持了原來(lái)的音質(zhì)。所以，介入嵌入式系統(tǒng)行業(yè)，必須有一個(gè)正確的定位。第一種方法稱為基于核的設(shè)計(jì) （ Corebased design） ，它將系統(tǒng)的功能劃分為不同的核，采用 IP （ Intellectual Property） 核以完成特定的設(shè)計(jì)功能。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路 （ ASIC） 芯片，而且希望 ASIC 的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的 ASIC 芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件 （ FPLD） ，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列 （ FPGA） 和復(fù)雜可編程邏輯器件 （ CPLD） 。 運(yùn)用 SOPC 設(shè)計(jì)理念來(lái)設(shè)計(jì)數(shù)碼產(chǎn)品，能在較短的時(shí)間內(nèi)完成開(kāi)發(fā)過(guò)程，還能滿足技術(shù)不斷更新?lián)Q代的需要。 軟件設(shè)計(jì)在 Nios II 的 IDE 環(huán)境中進(jìn)行， 用 C 語(yǔ)言編程實(shí)現(xiàn) SD卡中存儲(chǔ)的MP3 和 TXT 文件的讀取，以及 LCD 顯示、 MP3 音樂(lè)的播放以及按鍵的控制。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。 軟硬件協(xié)同 設(shè)計(jì) SOPC 的設(shè)計(jì)過(guò)程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒(méi)有一套有效的設(shè)計(jì)方法很難保證芯片的正確、高效。 在這個(gè)定義上，可從 以下 幾方面來(lái)理解嵌入式系統(tǒng)： xx 大學(xué)學(xué)士學(xué)位論文 3 1. 嵌入式系統(tǒng)是面向用戶、面向產(chǎn)品、面向應(yīng)用的，它必須與具體應(yīng)用相結(jié)合才會(huì)具有生命力、才更具有優(yōu)勢(shì)。它是在 1991 年由位于德國(guó)埃爾朗根的研究組織 FraunhoferGesellschaft 的一組工程師發(fā)明和標(biāo)準(zhǔn)化的。 有關(guān)協(xié)同仿真的研究項(xiàng)目中， Berkeley 大學(xué)的 Ptolemy 是最有影響的。 在研究的基礎(chǔ)上提出了基于 Nios II（ SOPC） 的軟硬件協(xié)同設(shè)計(jì)、軟硬件協(xié)同劃分的方法和基于 Nios II 的軟硬件協(xié)同的開(kāi)發(fā)流程。這就允許多個(gè)設(shè)計(jì)者同時(shí)設(shè)計(jì)一個(gè)系統(tǒng)中的不同模塊，且底層的設(shè)計(jì)可以用其上一層的行為級(jí)設(shè)計(jì)進(jìn)行仿真驗(yàn)證。自頂向下的設(shè)計(jì)從系統(tǒng)級(jí)開(kāi)始，將整個(gè)數(shù)字系統(tǒng)劃分為幾個(gè)較小模塊，然后這些模塊又分別細(xì)分為更小的模塊，直到可以用基本元件來(lái)實(shí)現(xiàn)為止。 Sopc 中的部件大多都由軟件和硬件兩種基本的實(shí)現(xiàn)方式。即使使用二十四分之一的壓縮因子，仍然比單純降低采樣率的音質(zhì)要好。 其中硬件部分如處理器用 Altera公司的 Nios II軟核來(lái)實(shí)現(xiàn)， MP3音樂(lè)文件存儲(chǔ)于外部 的 SD卡中 ， DE2開(kāi)發(fā)板上有 4個(gè)為用戶預(yù)留的按鈕可以用來(lái)輸入， 作為MP3播放器的功能鍵， 輸出可以使用開(kāi)發(fā)板上的輸出口來(lái)接音頻設(shè)備，用戶與開(kāi)發(fā)板的交互可以使用開(kāi)發(fā)板上 RS232串行口和 JTAG口。 D/A 轉(zhuǎn)換芯片采用的是 24bit 串行數(shù)模轉(zhuǎn)換芯片 CS4331，它支持的采樣頻率從 2KHz～ 100KHz 可變，能輸出“錄音線等級(jí)” （ linelevel） 的高品質(zhì)音頻信號(hào)。 I2C 總線的運(yùn)行（數(shù)據(jù)傳輸）由主機(jī)控制。 I2C 數(shù)據(jù)總線傳送時(shí)序如圖 33 所示 。 SD 卡的結(jié)構(gòu)能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域， 它被廣泛地于便攜式裝置上使用， 例如數(shù)碼相機(jī)、個(gè)人數(shù)碼助理 （ PDA） 和多媒體播放器等。完成一位數(shù)據(jù)傳輸，輸入也使用同樣 的 原理。 下面結(jié)合所使用的 SD卡 來(lái) 介紹文件系統(tǒng)原理。它是在根目錄中存儲(chǔ)文件和目錄信息的目錄表。每個(gè)文件根據(jù)它的大小可能占有一個(gè)或者多個(gè)簇；這樣，一個(gè)文件就由這些這些（稱為單鏈表）簇鏈表示。在本系統(tǒng)能夠 SD卡只作為一種存儲(chǔ)介質(zhì)使用，且整個(gè)系統(tǒng)作為一個(gè)分區(qū)處理。 SPI還是一個(gè)數(shù)據(jù)交換協(xié)議：因?yàn)镾PI的數(shù)據(jù)輸入 線 和輸出線獨(dú)立，所以允許同時(shí)完成數(shù)據(jù)的輸入和輸出。 同步外設(shè)接口 （ SPI） 是由摩托羅拉公司開(kāi)發(fā)的全雙工同步串行總線 ， SD總線允許強(qiáng)大的 1線到 4線數(shù)據(jù)信號(hào)設(shè)置 ， 不同的總線訪問(wèn)方式其引腳功能定義不同。 圖 34 合法數(shù)據(jù)格式 I2C 總線有如下四種基本操作： 1． 開(kāi)始條件 :SDA 由高到低躍變， SCL 為高。 本設(shè)計(jì)中 FPGA 作為主機(jī)， STA013 作為從機(jī)通訊。它同時(shí)還可以自動(dòng)探測(cè) MP3 的采樣頻率（ 、 48KHz 等 ） 并合理調(diào) DAC 的時(shí)鐘。 由于解碼過(guò)程中需要執(zhí)行大量的算法，這將會(huì)增加處理器的負(fù)荷，降低處理器性能。 MP3 播放器的系統(tǒng)需求 MP3 播放器最主要的功能便是實(shí)現(xiàn)音樂(lè)的播放 。因此，現(xiàn)在還難以從軟硬件劃分所得的高層描述自動(dòng)綜合出在功能和性能上滿足要求的軟硬件。 Sopc 的設(shè)計(jì)過(guò)程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒(méi)有一套有效的設(shè)計(jì)方法很難保證芯片的正確、高效。 然后從頂層開(kāi)始 ,連續(xù)地逐層向下分解 ， 直 到系統(tǒng)的 所有模塊都小到便于掌握為止 。 2. FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。使用 MP3播放器對(duì) MP3 文件進(jìn)行實(shí)時(shí)的解壓縮（解碼），這樣，高品質(zhì)的 MP3 音樂(lè)就播放出來(lái)了。所以，如果能建立相對(duì)通用的軟硬件基礎(chǔ)，然后在其上開(kāi)發(fā)出適應(yīng)各種需要的系統(tǒng)，是一個(gè)比較好的發(fā)展模式。 軟硬件協(xié)同設(shè)計(jì)綜合以上兩種設(shè)計(jì)方法?？梢允褂?FPGA 來(lái)實(shí)現(xiàn)專用集成電路 （ ASIC） 完成的任何邏輯功能，而且在產(chǎn)品發(fā)售后也能夠?qū)δ苓M(jìn)行更新，在很多應(yīng)用中都具有一定優(yōu)勢(shì)。s DE2 development platform using the SD card on the board as store equipment to achieve functions like MP3 playing,txt file reading and LCD displaying. Hardware design is pleted in Sopc Builder, Through adding the processor、memory and other IP cores of the peripherals to their own customized SOPC control system , generating a Nios II softcore systems of customized pletely. Combined with Quartus II EDA tools, we can precisely meet the demand of the customized system after download the core into the FPGA design of the software part was pleted in the Nios II IDE environment, and functions like reading the TXT and MP3 files stored in the SD card,LCD displaying,MP3 music playing and buttons controlling can be achieved. All of this can be programmed by C. This thesis Emphasize on the following key techniques in hardware/software codesign, it is the integration of specification, synthesis and simulation of hardware and software with unified design tools. By using hardware/software codesign, the design cycle can be shortened and design efficiency can be improved. On the other hand, designers can choose hardware or software implication method for system functions according the characteristic of function and the design constraints, in order to achieve high performance, low cost design. Through applying the SOPC design concept into the process of designing digital products, period of the development process can be shortened. Needs of the upgrading technology can be met at the same time. It39。 本文提 出一種基于 Nios II 處理器的 MP3 播放器 的具體實(shí)現(xiàn)過(guò)程 ， 系統(tǒng) 基于 Altera 公司的 DE2 開(kāi)發(fā)平臺(tái) 進(jìn)行設(shè)計(jì) ， 并 利用板上的 SD 卡 作為存儲(chǔ)設(shè)備，在 Nios II 處理器上實(shí)現(xiàn) MP3 的播放 、 TXT 文件的讀取以及 LCD 液晶顯示等功能。由于目前各種技術(shù)更新很快，開(kāi)發(fā)商唯有跟上時(shí)代，不斷更新自己的產(chǎn)品，才能滿足消費(fèi)者更高的需求，在競(jìng)爭(zhēng)中求得生存。而軟 IP，是以行為級(jí)或 RTL 級(jí)的 Verilog 或 VHDL 代碼的形式存在，它要經(jīng)過(guò)邏輯綜合及版圖綜合才能最終實(shí)現(xiàn)在硅片上。 根據(jù) IEEE（國(guó)際電機(jī)工程師協(xié)會(huì)）的定義，嵌入式系統(tǒng)是 “控制、監(jiān)視或者輔助裝置、機(jī)器和設(shè)備運(yùn)行的裝置 ”（原文為 devices used to control, monitor, or assist the operation of equipment, machinery or plants）。由于絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，整個(gè)系統(tǒng)就特別簡(jiǎn)潔，不僅減小了系統(tǒng)的體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設(shè)計(jì)生產(chǎn)效率。嵌入式產(chǎn)品開(kāi)發(fā)中已經(jīng)有許多軟硬件協(xié)同設(shè)計(jì)技術(shù)的成功應(yīng)用實(shí)例。 論文研究?jī)?nèi)容 本文研究的主要內(nèi)容是基于 Nios II 的 MP3 播放器的設(shè)計(jì)與實(shí)現(xiàn)。 Sopc 設(shè)計(jì)技術(shù) 現(xiàn)代集成電路制造工藝的改進(jìn)，使得在一個(gè)芯片上集成幾十萬(wàn)甚至上百萬(wàn)個(gè)邏輯門成為可能。接著進(jìn)行電路設(shè)計(jì)，邏輯圖將進(jìn)一步轉(zhuǎn)換成電路 圖。自 20 世紀(jì) 90 年代初興起以來(lái)，一直是一個(gè)非?；钴S的研究領(lǐng)域，受到包括產(chǎn)品設(shè)計(jì)者和工具開(kāi)發(fā)者在內(nèi)的多方重視。 MP3 標(biāo)準(zhǔn)用盡 可能低的碼流位率實(shí)現(xiàn) CD 音質(zhì)的聲音而不會(huì)產(chǎn)生數(shù)據(jù)損失。 ： 用來(lái)運(yùn)行解碼程序等。 MP3 解碼電路通過(guò) DE2 的40 腳擴(kuò)展端口 GPIO_1 與 FPGA 相連。 圖 32 STA013 功能框圖 I2C 總線協(xié)議及應(yīng)用 I2C（ Inter－ Integrated Circuit） 總線是一種由 PHILIPS 公司開(kāi)發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。 另外 SDA 線上的 數(shù)據(jù)在時(shí)鐘 “ 高 ” 期間必須是穩(wěn)定的，只有當(dāng) SCL 線上的時(shí)鐘信號(hào)為低時(shí)，數(shù)據(jù)線上的 “ 高 ” 或 “ 低 ” 狀態(tài)才可以改變。使用硬件接口可以很容易地 檢測(cè)開(kāi)始和停止條件，沒(méi)有這種接口的微機(jī)必須以每時(shí)鐘周期至少兩次對(duì) SDA 取樣以使檢測(cè)這種變化。通訊是通過(guò)數(shù)據(jù)交換完成的，這里先要知道 SPI 是串行通訊協(xié)議，也就是說(shuō)數(shù)據(jù)是一位一位的傳輸