三極晶體管參數(shù)培訓(xùn)資料(專業(yè)版)
【正文】 ? BVEB：集電極開路 ,發(fā)射結(jié)反向擊穿電壓。 正面濺射：利用 PVD的方法，在硅表面淀積一層勢壘金屬。監(jiān)控 R ， hFE(XJ)，氧化層厚度 t。 1中測：對器件的性能進行篩選。 N+ N P P N+ N P P N+ N P P P 2022/8/31 11 工藝流程圖 發(fā)射區(qū)擴散和氧化：在一定溫度、時間和氣體條件下，將磷激活，隨著時間的變化，磷原子在硅中擴散一定的深度，形成 PN結(jié)特性，該PN結(jié)就是發(fā)射結(jié)，它決定 BVEBO的電壓和放大調(diào)節(jié)。 外延生長：根據(jù)產(chǎn)品的要求確定高阻層 N厚度、電阻率 ，對外延層電阻率均勻性、晶格缺陷有較高要求。2022/8/31 1 晶體管參數(shù)培訓(xùn)資料 2022/8/31 2 主要內(nèi)容 一、芯片介紹： 二、芯片制程簡介： 三、芯片參數(shù)介紹： 四、晶體管參數(shù)詳解： 2022/8/31 3 一、芯片介紹： 目前芯片主要有以下幾類： 1. 二極管芯片； 2. 三極管芯片； 3. 可控硅芯片； 2022/8/31 4 主要有以下幾類： ? 肖特基二極管類芯片： 1XS A(B…… ） 。 一次氧化：在高阻層 N表面熱生長（ H、O合成、水汽氧化或濕氧氧化）一層 SiO2，作基區(qū)擴散掩蔽層，一般厚度在 1μm左右，保證基區(qū)的選擇性擴散。同時生長發(fā)射區(qū)氧化層。 N P P N+ 2022/8/31 15 NPN晶體管制造流程的區(qū)別 PNP晶體管和 NPN晶體管在電路使用中基本是對稱的，因而在結(jié)構(gòu)上也是 基本對稱的，在制造中有以下幾個不同點： 襯底材料：襯底類型為 P型，由于 P型半導(dǎo)體比較容易與金屬形成歐姆接觸， 因此，摻雜濃度也不需要特別高，但外延生長的不易控制，厚外延困難。 1鋁下 CVD：在表面做一層 UDO或 PSG，改善 SIO2質(zhì)量。 熱處理、自對準腐蝕：在硅表面形成金屬硅化物，使之成為勢壘區(qū)，并腐蝕去表面金屬。 ? ICM：集電極電流。 ? BVCBO：發(fā)射極開路 ,集電極－基極反向擊穿電壓。 N+ N N+ N P+環(huán) N+ N 2022/8/31 24 工藝流程圖 （三次）光刻：刻出濺射窗口。監(jiān)控 R N+ N P N+ N P N+ N P 2022/8/31 19 晶體管制造流程 工藝流程圖 發(fā)射區(qū)氧化、再分布：在一定溫度、時間和氣氛中，將磷原子推入一定深度，形成發(fā)射結(jié)，并生長一定厚度的氧化層。 N+ N P P N+ N P P N+ 2022/8/31 14 工藝流程圖 1背面金屬化：在硅片背面蒸發(fā)多層金屬，引出集電極。 ，并且沒
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1