cmos-兩級運算放大器(專業(yè)版)
【正文】 將運放連接成單位増益負(fù)反饋的形式，反相輸入端和輸出端相連?？疾旄髀冯娐罚梢灾溃诉\放的靜態(tài)功耗為PDC=VDD*(IDS5+IDS7+IDS8+IDS9)=3* (220+70++)=。M14 工作在線性區(qū)，可等效為一個電阻，與電容Cc 一起跨接在第二級輸入輸出之間，構(gòu)成RC 密勒補償。如果輸出電壓過低，M6 工作在線性區(qū)，如果輸出電壓過高，M7 工作在線性區(qū)。而此時對應(yīng)的相移與180度的差即為相位裕度。 CMOS 兩級運算放大器設(shè)計及驗證的優(yōu)化本文基于設(shè)計要求，選擇電路結(jié)構(gòu)，詳細(xì)設(shè)計了MOS管的尺寸，對運放進(jìn)行了Candence仿真，仿真結(jié)果表明，開環(huán)直流增益，相位裕度，轉(zhuǎn)換速率，共模抑制比，電源抑制比等性能參數(shù)均達(dá)到預(yù)期設(shè)計要求，但是靜態(tài)功耗和等效輸入噪聲兩項未能達(dá)到設(shè)計要求，說明還需要對設(shè)計進(jìn)行優(yōu)化。將運放接成單位增益負(fù)反饋的結(jié)構(gòu)，即將運算放大器的反相輸入端和輸出短接?！躒OUT≤。電子科學(xué)與技術(shù)專業(yè)綜合實驗設(shè)計報告 仿真結(jié)果與分析圖3基本電路圖：DC仿真、靜態(tài)工作點、輸出電壓擺幅、失調(diào)電壓圖 4 DC仿真電路圖圖5 DC仿真結(jié)果分析
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1