【正文】 case 5:F=F500。break。yjdat(39。yjdat(39。 case 1:yjdat(tab2[5])。 while(1) { 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 36 k=key()。yjdat(tab2[s])。yjdat(tab2[w])。.39。yjdat(tab2[s])。} else 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 35 if(w){yjdat(tab2[w])。yjdat(tab2[g])。yjdat(tab2[q])。 qw=x/1000/10000。 //yj(0x88)。 if(!key0){while(!key0){led=1。 } 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 32 void yj(uchar a) { en=0。 sbit rw=P3^1。 在設計制作的過程中，通過在圖書館和網上搜索 目前 DDS 技術的相關資料，了解 了 DDS 信號發(fā)生器的 原理相關制作方法。程序流程圖如下： 圖 51 程序流程圖 由于 DDS 的時鐘頻率比較高，這會對周圍電路造成 一定 負面 影響， 所以要在 電路中 使用 一些抗干擾 的 措施， 例 如：引線盡量 的 短，減少 線路之間的交叉，開始 主程序輸入 初始化 LCD 顯示 鍵盤掃描 處理按鍵 頻率字修改 AD9850 數(shù)據更新 是否有鍵 按下？ 是 否 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 21 每個 芯片的電源與地之間都有耦合 電容，數(shù)字 接 地與模擬 接 地分開。在 移動 了 40 位 數(shù)據 后 ,使用 一個 FQ_UD 脈沖 信號就能 更新輸出 的 頻率和相位 大小 。 而輸出的方波通過 DAC 輸出 的信號 經 過低 一個 通濾波 器 后 ，再連 接到 AD9850 的內部 高速 比較器 后得到的。 第 15～ 16 腳：背 景 燈電源 引腳 。 在 一般 情況下 ，電容 C1 和 C2 大約 取 30pf，晶振的振蕩頻率范圍是 ~12MHz，我們 取 。通常情況下， P2 口是作為高位地址線使用的，此時多路轉換電路開關應倒向相反方向。 AT89S52 功能特性描述 AT89S52[6]單片機 是一種低功耗、高性能 CMOS8 位微控制器， AT89S52 具有以下的標準功能： 8k 字節(jié)的可編程 ROM、 256 字節(jié)的 RAM、 32 位 I/O 口線、看門狗定時器、 2 個數(shù)據指針、三個 16 位定時器 /計數(shù)器、一個 6 向量的 2 級中斷結構、全雙工的串行口、單片機內部的晶振和時鐘電路。如果 D 位數(shù)據位在 波形 存儲器 ROM 中 ， 那么 波形存儲器 ROM 中 2N 個 采 樣值 幅值 D 位二進制 的 數(shù)值 就會 被 固化 ， 因此， 不同的地址就 可以得到 相應 的相位 不同 正弦信號的幅值，其原理圖入下圖所示： 圖 23 相位 — 幅度變換原理圖 D/A 轉換器 D/A 數(shù)模轉換器，它是 將合成 正弦波 的 數(shù)字量轉換成 為 模擬量。 頻率預置與調節(jié)電路 K 是 頻率控制字， 同時它 也叫相位增量。 如今， DDS 技術 現(xiàn) 在已經 廣泛應用于 整個社會的電子電氣領域，例如 通訊、雷達 、電子對抗還有現(xiàn)代化 的 儀器儀表工業(yè)等 其他 領域。 如果想提高頻率 ，則 可以 通過 改進軟件程序 來 減少其執(zhí)行周期 的 時間或者 提高 CPU的時鐘周期， 但 是這些辦法是有局限性的，根本辦法還是要對 硬件電路 進行改進 。 信號發(fā)生器的硬件部分包括三個模塊 ,分別是單片機主 控制模塊 ， DDS 模塊和信號頻率顯示 模塊 。 在40 年代用于檢測 各種接收機的 信號發(fā)生器 出現(xiàn)了 ， 使得信號發(fā)生器變成了定量分析測量的儀器， 從而 改變了 信號發(fā)生器 以往 定性分析測試 的 功能 。 現(xiàn)在高性能的信號源 大多都是利用 DDS[2]技術 實現(xiàn) 的 ，隨著 電子科學技術 的發(fā)展， DDS 技術 也有了 快速 的發(fā)展。 DDS 信號發(fā)生器 與傳統(tǒng)的 數(shù)字 頻率合成器相比，它具有高分辨率、快速轉換時間、低成本和 低功耗 等優(yōu)點 ， 并且 在 通信 電信與電子儀器 儀表 領域 有著廣泛的應用 。 在此，令相位累加器 字長為 N， 而 當相位控制字 從 0 跳 變到 P（ P≠0）時， ROM 的輸入 相位大小為相位累加器的輸 出 和 相位控制字 P 之和， 這時 輸出的幅度編碼相位 的值 就會增加 P/2N，進而使得最后輸出的信號 波形 發(fā) 生相 移 變化 。 整個系統(tǒng)的核心部分是 單片機 AT89S52， 對其進行編程控制，然后 通過對鍵盤進行掃描讀入相位信息，經 DAC 轉換后輸出到芯片 AD9850， 最后 輸出 所需 波形。 AT89S52 的引腳結構如圖 所示 ： 圖 41 單片機 AT89S52 引腳結構圖 根據 實際的需求，在此我們使用的是 PDIP 封裝的單片機， 其引腳功能 [7]為： （ 1）輸入 /輸出引腳（ I/O 口線） ～ :P0 口 8 位雙向 I/O 口，占 39～ 32 腳； ～ :P1 口 8 位準雙向 I/O 口，占 1～ 8 腳； ～ :P2 口 8 位準雙向 I/O 口，占 21～ 28 腳； ～:P3 口 8 位準雙向 I/O 口，占 10～ 17 腳。 （ 2）控制口線 PSEN(29 腳 )：外 部程序存儲器讀選通信號； ALE/ PROG(30腳 )：地址鎖存允許 /編程信號； EA /VPP(31 腳 )： 外部程序存儲器地址允許 /固化編程電壓輸入端； RST/VPD(9 腳 )： RST 是復位信號輸入端 ,VPD 是備用電源輸入端。 其具有功耗低、體積小等諸多優(yōu)點，廣泛在各種儀器 儀表產品 中用作 顯示部分。 正弦查詢表地址上輸入的數(shù)據是相位控制字和相位 寄存器 的輸出相加后得到浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 15 結果 。 32 位頻率控制字相位控制字頻率 / 相位數(shù)據寄存器數(shù)據輸入寄存器并行輸入高速 DDS 10 位DAC參考時鐘輸入主復位頻率更新及數(shù)據寄存器復位字裝入時鐘1 位 * 4 0 串行輸入8 位 * 5 并行輸入比較器CLOCK O U TCLOCK O U TB模擬輸入模擬輸出D A C R ESETAD 9850頻率 ,相位和控制數(shù)據輸入+ V c c GND圖 48 AD9850 系統(tǒng)內部結構圖 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 16 AD9850 的控制字與控制時序 AD9850 是擁 有 40 位控制字 的 DDS 控制系統(tǒng) [13]，并且這 40 位控制字是能夠通過并行方式或者是串行方式輸入到 AD9850 當中 。 40 位控制 /數(shù)據字的裝載 完成 后， FQ_UD引腳的脈沖信號上升沿 就會再次 刷新 AD9850 的工作狀態(tài)，同時使 寄存器 的 指針復位 ，準備下一次位控制 /數(shù)據字的裝入。 3）電路制板：根據單路原理圖，購買相應的元器件，利用實驗室里的工具，進行手工制作 。在做畢業(yè)設計整個過程中，張老師嚴謹?shù)闹螌W態(tài)度深深地感染了我，那種用于開拓的精神和高度的責任心將使我終生受益。j)。 rs=1。 yj(0x38)。 //yj(0x80+0x48)。 if(qw){yjdat(tab2[qw])。.39。)。K39。yjdat(tab2[g])。)。)。 yjdat(tab1[5][2])。)。yjdat(tab2[0])。 39。 case 2:F=F+10。break。 } } } 。break。 case 1:F=F+5。)。break。 yjdat(39。} else {yjdat(tab2[g])。yjdat(39。yjdat(39。yjdat(tab2[g])。yjdat(tab2[g])。yjdat(39。} else if(bw){yjdat(tab2[bw])。 g=x%10。 i++。 return a。 } void yjdat(uchar a) { en=0。i) for(。 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 28 致謝 在這幾個月的緊張忙碌中，我要感謝給予我知識和精神上幫助與支持的所有老師和同學，正是有了這么多的 關心和指導，我才能夠順利的完成畢業(yè)設計 。 2）電路原理圖：利用電路設計軟件，將方案用標準的電路原理圖表示，為電路板圖的生成提供依據。 在進行 串行裝載時， AD9850 的 D7 引腳和 W_CLK 引腳 就可以組成同步串行接口，這個接口能夠和單片機 AT89S52 直接相 連。 比較器上即可直接輸出一個抖動很小的方波。這就使得其能夠實現(xiàn)由 全數(shù)字編程控制來合成頻率 。 按鍵從上至下依次是復位鍵、幅度調制鍵、上加鍵和下減 鍵，它們對應接入單片機上的引腳。對于第二功能為輸入的信號引腳，在口線的輸入通路上增加了一個緩沖器，輸入的第二功能信號就從這個緩沖器的輸入端取得。 CPU 在空閑模式下 停止工作， 但是此時還同樣 允許 數(shù)據儲存浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 9 器 、定時器 /計數(shù)器、串口、中斷繼續(xù)工作。由于 AD9850 芯片的 32 位頻率控制字 能夠 由單片機 編程 控制處理 ， 并能 經 過放大后加到 數(shù)字衰減網絡，從而實現(xiàn) 信號幅度、頻率、類型以及 輸出等選項的全數(shù)字控制 ，所以我們選擇 AD9850 芯片來設計系統(tǒng) 。這樣 一來 ， 系統(tǒng)就會 不斷 地進行 相位累加， 直到 相位累加器累加滿 ， 相位累加器加滿后 就會導致 一次溢出，完成一個周期性運作 。 它 借以不同 于其它 的頻率合成方法的優(yōu)越性，在 現(xiàn)代 數(shù)字頻率合成技術中有著舉足輕重的地 位 。 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 2 如今 在 整個電子技術領域中， 由于各種實驗的需要，我們經常需要把 一些信號作為測量 的 輸入信號 ， 這就是 所謂的信號源。 AD9850。 最 終 完成實驗電路板的制作 ， 并通過電路板的調試 ， 實現(xiàn) 電路工作正常 。但 是 我們對于任何一種測量儀器都要 全方面的考慮其所適用的領域及其 性價比 。 隨著電子科學 技術的發(fā)展 ， 各方面的需求對信號源頻率在其 穩(wěn)定度、準確度以及頻譜純度等方面 要求 也 越來越高。 在 K=1 時，輸出 的 頻率為 fc/2， 此時頻率最低， 但是 DDS 最大 的 輸出頻率 是 由 奈奎斯特 采樣定理 所 決定 的 ，即 K 最大取值2n1 時，輸出頻率最高 。這也是數(shù)字頻率合成器對 D/A 數(shù)模轉換器分ROM (波形存儲器 ) 相位量化序列 地址 波形幅度量化序列 （數(shù)據） 浙江科技學院信息與電子工程學院 2020 屆本科畢業(yè)設計（論文） 6 辨率的要求。 在每一個口中都有一個鎖存器，一個輸出驅動和兩個輸入緩沖器。 而 P2 口 作為輸入使用時，由于內部電阻的原因， 被外部拉低的引腳將會 輸出電流。 單片機復位是使 CPU和電路中的其他功能都處于一種確定的初始狀態(tài)。 AD9850 與單片機連接模塊 AD9850 簡介 近幾年來， 由于 迅 速發(fā)展 的數(shù)字技術 ,DDS 技術也發(fā)生了日新月異的變化 。、 90176。 在通常情況下， AD9850 的參考時 鐘頻率都會比 單片機的時鐘頻率 要高 ,所以 AD9850 的復位 端能夠直接和單片機的復位端 相連。 軟件測 試 本 次設計的系統(tǒng) 軟件調試可以在 Keil 的環(huán)境中完成， Keil 系統(tǒng)為軟件的開發(fā)和調試提供了良好的用戶界面和強大的功能，程序調試無誤后，可以裝入 Proteus中進行仿真，也可以直接下載到單片機中進行調試。在設計方案中，結合單片機的功能特點及其控制特性，利用簡便的單片機 C51 語言和其內部時鐘，以單片機作為控制的核心。 uchar code tab1[][7]={wav:,sin,Squ,Stp:,FQ:,kHz}。 rw=0。} if(!key1){while(!key1){led=1。 i++。 sw=x/10/10000%10。yjdat(tab2[s])。M39。yjdat(39。yjdat(39。yjdat(tab2[sw])。yjdat(39。} else if(b){yjdat(tab2[b])。 else flag++。 case 2:yj