【正文】 而我們?cè)谠O(shè)計(jì)過(guò)程中采用的方式是Active HDL ＋ FPGA Express的開(kāi)發(fā)方式，用這種方式生成的網(wǎng)表在Quartus II中不能很好的得到支持。 Funcode(2)=sFuncode2(2)。 sAlutoa=110111111111111111111111。 sRC_CtrlSig2=111111111111111111111111。程序的開(kāi)始階段對(duì)一些信號(hào)進(jìn)行初始化操作。 signal sAtotmp2: std_logic_vector(23 downto 0)。 signal sDataBus1 : std_logic_vector(23 downto 0)。 BUStoTMP2 : out std_Logic。 Ex_RW_Flag : out std_Logic。ALUtoA：提供給ALU的信號(hào)，將ALU計(jì)算結(jié)果送至Acc寄存器；Ex_RW_Flag：外部數(shù)據(jù)存貯器讀寫(xiě)標(biāo)志，1為讀，0為寫(xiě)這個(gè)辦法的原理是引入專(zhuān)門(mén)的控制信號(hào)（長(zhǎng)度為24或48位矢量），在S1P2譯碼過(guò)程中，根據(jù)指令的類(lèi)別對(duì)這些信號(hào)賦值。DPTR：模塊中包括DPTR寄存器。完成RAM所具有的功能。譯碼方式也有集中譯碼和分別譯碼兩種備選方案。S2p1的下降延ALE為低S2P2讀psw(4)和psw(3)，同時(shí)取IR中最低3位，算出RAM地址值：（RS1RS0）8+rS3P1根據(jù)得出的RAM地址值從對(duì)應(yīng)RAM讀 讀出數(shù)據(jù)到TMP1S3P2把PC值載入ROM地址鎖存器S4P1在s4p1的下降延，ALE為高，將ROM相應(yīng)地址處內(nèi)容鎖存倒指令寄存器IRS4P2由于是單字節(jié)指令，故程序計(jì)數(shù)器不再加一S5P1程序計(jì)數(shù)器的值更新到PC。③ 機(jī)器周期：一個(gè)機(jī)器周期由6個(gè)狀態(tài)（12個(gè)振蕩脈沖）組成，即6個(gè)時(shí)鐘周期，12個(gè)振蕩周期。表2－1 P3各口的第二功能定義口線引腳第二功能10RxD（串行輸入口）11TxD（串行輸出口）12INT0（外部中斷0）13INT1（外部中斷1）14T0（定時(shí)器0外部輸入）15T1（定時(shí)器1外部輸入）16WR（外部數(shù)據(jù)存儲(chǔ)器寫(xiě)脈沖）17RD（外部數(shù)據(jù)存儲(chǔ)器讀脈沖） MCS－51片內(nèi)總體結(jié)構(gòu)MCS－。Vcc掉電期間，此引腳可接上備用電源，以保持內(nèi)部RAM的數(shù)據(jù)不丟失。第二章 系統(tǒng)總體規(guī)劃與構(gòu)思167。167。與結(jié)構(gòu)無(wú)關(guān) MAX+PLUS II系統(tǒng)的核心Compiler（編譯程序）支持從Classic到FLEX10K的Altera全部系列的PLD產(chǎn)品，提供與結(jié)構(gòu)無(wú)關(guān)的PLD設(shè)計(jì)開(kāi)發(fā)環(huán)境，具有強(qiáng)大的邏輯綜合與優(yōu)化功能。第四階段（1983年～）：8位單片機(jī)鞏固發(fā)展和16位單片機(jī)推出階段。在這種情況下，單片機(jī)應(yīng)運(yùn)而生了。VHDL支持層次話設(shè)計(jì)，可以在VHDL的環(huán)境下，完成從簡(jiǎn)練的設(shè)計(jì)原始描述，經(jīng)過(guò)層層細(xì)化求精，最終獲得可直接付諸生產(chǎn)的電路級(jí)或版圖參數(shù)描述的全過(guò)程。167。IC設(shè)計(jì)企業(yè)則更加接近市場(chǎng)和了解市場(chǎng)，通過(guò)創(chuàng)新開(kāi)發(fā)出高附加值的產(chǎn)品，直接推動(dòng)著電子系統(tǒng)的更新?lián)Q代；同時(shí)，在創(chuàng)新中獲取利潤(rùn)，在快速、協(xié)調(diào)發(fā)展的基礎(chǔ)上積累資本，帶動(dòng)半導(dǎo)體設(shè)備的更新和新的投入；IC設(shè)計(jì)業(yè)作為集成電路產(chǎn)業(yè)的龍頭，為整個(gè)集成電路產(chǎn)業(yè)的增長(zhǎng)注入了新的動(dòng)力和活力。這一時(shí)期IC制造商（IDM）在IC市場(chǎng)中充當(dāng)主要角色，IC設(shè)計(jì)只作為附屬部門(mén)而存在。 MCS51單片機(jī)的指令分解 19 CPU時(shí)序 19 指令分解 20167。 各部分模塊的初步劃分 22 總體設(shè)計(jì)思想 22 各模塊的劃分 22 各模塊的簡(jiǎn)單說(shuō)明 24第三章 譯碼/控制模塊的實(shí)現(xiàn) 26167。這時(shí)的IC設(shè)計(jì)和半導(dǎo)體工藝密切相關(guān)。 集成電路設(shè)計(jì)流程現(xiàn)代集成電路設(shè)計(jì)的基本流程如下圖所示：從圖中可以看出，集成電路設(shè)計(jì)過(guò)程是從頂向下的過(guò)程，其流程大致如下：1．行為設(shè)計(jì)硬件設(shè)計(jì)者根據(jù)客戶的功能定義進(jìn)行行為設(shè)計(jì)，對(duì)各個(gè)電路功能模塊用硬件描述語(yǔ)言（HDL）完成行為級(jí)描述。 VHDL語(yǔ)言簡(jiǎn)介 硬件描述語(yǔ)言隨著電子技術(shù)的發(fā)展，集成電路的規(guī)模越來(lái)越大，復(fù)雜程度也越來(lái)越高。VHDL有良好的可讀性。單片機(jī)（Micro Control Unit， MCU）以它的優(yōu)異的控制功能，在工控領(lǐng)域、智能化儀器儀表系統(tǒng)等日益顯示著強(qiáng)大的生命力。此階段的主要特征是一方面發(fā)展16位單片機(jī)及專(zhuān)用單片機(jī)，另一方面又不斷完善高檔8位單片機(jī)，改善其結(jié)構(gòu)，以滿足不同用戶的需要。 本次畢業(yè)設(shè)計(jì)的意義及目標(biāo) 畢業(yè)設(shè)計(jì)的意義目前我國(guó)的信息產(chǎn)業(yè)正在迅猛發(fā)展，但作為其支撐的集成電路產(chǎn)業(yè)卻還出于比較落后的狀況。 MCS51單片機(jī)的總體結(jié)構(gòu) MCS－51單片機(jī)硬件結(jié)構(gòu)的特點(diǎn)MCS51單片機(jī)的基本組成如下：一個(gè)8位的微處理器。②ALE/PROG（30腳）：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，ALE（允許地址鎖存）的輸出用于鎖存地址的低位字節(jié)。它主要由九個(gè)部件組成，這九個(gè)部件是：1個(gè)8位的中央處理器；4KB/8KB的只讀存儲(chǔ)器；128字節(jié)/256字節(jié)的數(shù)據(jù)存儲(chǔ)器（RAM）；32條I/O線；2個(gè)或3個(gè)定時(shí)器/計(jì)數(shù)器；1個(gè)具有5個(gè)中斷源、2個(gè)優(yōu)先級(jí)的中斷嵌套結(jié)構(gòu)；用于多處理機(jī)通信、I/O擴(kuò)展或全雙工UART（通用異步接收發(fā)器）的串行口；特殊功能寄存器（SFR）；以及一個(gè)片內(nèi)振蕩器和時(shí)鐘電路。可依次表示為S1P1（狀態(tài)1拍1）、S1P2（狀態(tài)1拍2）、……、S6P1（狀態(tài)6拍1）、S6P2（狀態(tài)6拍2），每個(gè)節(jié)拍持續(xù)一個(gè)振蕩周期，每個(gè)狀態(tài)持續(xù)2個(gè)振蕩周期。在s5p1的下降延，ALE恢復(fù)為低S5P2送op_add到ALU，把TMP1和TMP2的值相加S6P1相加結(jié)果送回ACCS6P2把PC值載入ROM地址鎖存器167。一般地講，集中譯碼方案要比分別譯碼方案要好。然后在接下來(lái)的周期里，把這些信號(hào)逐位逐位輸出到控制線上。push：提供給RAM控制器的信號(hào)，壓棧信號(hào)；ALUtoB：提供給ALU的信號(hào)，將ALU計(jì)算結(jié)果送至B寄存器； 外部數(shù)據(jù)存貯器讀寫(xiě)標(biāo)志，1為讀，0為寫(xiě) RAM 控制器部分 push : out std_Logic。 ALUtoBUS : out std_Logic。 signal sDataBus2 : std_logic_vector(23 downto 0)。 signal sBtotmp1: std_logic_vector(23 downto 0)。在S1P1里檢測(cè)中斷，同時(shí)讀進(jìn)ROM中的指令。 RC_CtrlSig=100。 …end case。 Funcode(3)=sFuncode3(2)。而要在Quartus II中布局布線通過(guò)的話，還需要對(duì)程序進(jìn)行修改。 不足與展望 存在的不足由于這次設(shè)計(jì)時(shí)間很緊，我們的設(shè)計(jì)還存在如下一些問(wèn)題有待解決：1． 雖然各部分模塊已基本完成，但仍未進(jìn)行整體連接和綜合調(diào)試；2．在設(shè)計(jì)過(guò)程中只是采用軟件仿真和調(diào)試，并未考慮真正硬件上的區(qū)別，也未能下載到FPGA上面進(jìn)行調(diào)試；3．由于最終仿真時(shí)候使用的芯片是Altera公司的APEXII芯片，這需要使用到Altera公司的Quartus II軟件。 Funcode(1)=sFuncode1(2)。 sFuncode3=000000000000000000000000。 sRC_CtrlSig1=111111111111111111111111。sFuncode0～sFuncode0：與sRC_CtrlSig0～sRC_CtrlSig2，用于組合形成Funcode。 ALU signal sFetchBank: std_logic_vector(23 downto 0)。 DataBus signal sDataBus0 : std_logic_vector(23 downto 0)。 BUStoTMP1 : out std_Logic。 ToDataBus : out std_Logic。ALUtoBUS：提供給ALU的信號(hào)，將ALU計(jì)算結(jié)果送至數(shù)據(jù)總線；ToDataBus：提供給ROM控制器信號(hào)，將ROM內(nèi)容輸出到數(shù)據(jù)總線；為了避免這個(gè)問(wèn)題，我們采用了利用時(shí)鐘信號(hào)進(jìn)行觸發(fā)的辦法。一個(gè)8bit＋1bit的加法器和一個(gè)8bit－1bit的減法器。考慮到以后51內(nèi)核功能擴(kuò)展的需要，以及讓模塊之間的關(guān)系更加清晰，決定采用總線結(jié)構(gòu)作為內(nèi)部數(shù)據(jù)交換的形式。這里以算術(shù)操作類(lèi)指令A(yù)DD A, Rn為例，詳細(xì)介紹指令的具體分解：指令名稱(chēng)ADD A, Rn機(jī)器碼00101rrr字節(jié)數(shù)1指令周期1狀態(tài)S1P1在s1p1的下降延，ALE為高，將ROM相應(yīng)地址處內(nèi)容鎖存到指令寄存器IRS1P2程序計(jì)數(shù)器加一，同時(shí)把ACC值送TMP2S2P1將IR中指令分解出微操作碼，程序計(jì)數(shù)器的值更新到PC中去。在每個(gè)時(shí)鐘的前半周期，P1信號(hào)有效，這時(shí)通常完成算術(shù)邏輯操作；在每個(gè)時(shí)鐘的后半周期，P2信號(hào)有效，內(nèi)部寄存器與寄存器間的傳輸一般在此狀態(tài)發(fā)生。作為第二功能使用時(shí)，各引腳定義如表2－1所示。3．控制或與其他電影復(fù)用引腳RST/VPD、ALE/PROG，PSEN和EA/VPP①RST/VPD（9腳）：當(dāng)振蕩器運(yùn)行時(shí)，在此引腳上出現(xiàn)兩個(gè)機(jī)器周期的高電平將使單片機(jī)服務(wù)。 本次畢業(yè)設(shè)計(jì)的目標(biāo)是通過(guò)設(shè)計(jì)一個(gè)與8051單片機(jī)完全兼容的IP內(nèi)核，初步掌握集成電路設(shè)計(jì)的一般方法，了解集成電路設(shè)計(jì)的流程，為日后設(shè)計(jì)更復(fù)雜的IP內(nèi)核做好準(zhǔn)備。Keil μVision是用來(lái)開(kāi)發(fā)51系列單片機(jī)應(yīng)用程序的一款工具，支持匯編、C語(yǔ)言編程，同時(shí)支持軟件仿真，支持全速、單步調(diào)試，與單片機(jī)真正運(yùn)行環(huán)境相差無(wú)幾，而且可以很方便的觀測(cè)單片機(jī)內(nèi)各個(gè)寄存器的變化情況。MAX+PLUS II開(kāi)發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性，它的優(yōu)點(diǎn)主要表有：這類(lèi)單片機(jī)有Intel公司的MCS－51，Motorola公司的6801和Zilog公司的Z80等。而工業(yè)控制、儀器儀表、家電產(chǎn)品等市場(chǎng)廣闊，要求PC機(jī)技術(shù)與之相適應(yīng)。概括的說(shuō)，VHDL具有以下主要優(yōu)點(diǎn)：VHDL具有強(qiáng)大的功能，覆蓋面廣，描述能力強(qiáng)，可用于從門(mén)級(jí)、電路級(jí)直至系統(tǒng)級(jí)的描述、仿真和綜合。設(shè)計(jì)者也是從系統(tǒng)級(jí)開(kāi)始對(duì)設(shè)計(jì)進(jìn)行逐次劃分，但劃分過(guò)程必須從存在的基本單元觸發(fā)，設(shè)計(jì)的最底層是已經(jīng)制造出來(lái)的單元或者是其他項(xiàng)目已開(kāi)發(fā)好的單元以及可外購(gòu)得到的單元。于是，IC產(chǎn)業(yè)結(jié)構(gòu)向高度專(zhuān)業(yè)化轉(zhuǎn)化成為一種趨勢(shì)，開(kāi)始形成了設(shè)計(jì)業(yè)、制造業(yè)、封裝業(yè)、測(cè)試業(yè)獨(dú)立成行的局面。70年代，集成電路的主流產(chǎn)品是微處理器、存儲(chǔ)器以及標(biāo)準(zhǔn)通用邏輯電路。 MCS