數字電路與邏輯設計試卷(有答案)(同名17049)(專業(yè)版)
【正文】 （6分）① 該電路中存在非臨界競爭；正確。圖中： 要求：1．根據給出的激勵函數和輸出函數表達式，填寫表4所示流程表； 表4二次狀態(tài)y2 y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=100 00 11 11 02. 判斷以下結論是否正確，并說明理由。 （ ）3．化簡完全確定狀態(tài)表時，最大等效類的數目即最簡狀態(tài)表中的狀態(tài)數目。A．01010101 3．補碼1．1000的真值是（ ）。A. B. C. D. 3． 若邏輯函數則F和G相“與”的結果是（ ）?！稊底蛛娐放c邏輯設計》試卷A參考答案一．單項選擇題（每題1分，共10分）1．B ； 2．C ； 3．D ； 4．B ； 5. A ； 6．D ； 7．D ； 8．A ； 9．D ； 10．B 。八．分析與設計（15分）1．寫出電路輸出函數FF2的邏輯表達式，并說明該電路功能。（）5. 圖2所示是一個具有一條反饋回路的電平異步時序邏輯電路。（15分）圖3要求： 1．填寫表1所示真值表；表1 ABCDWXYZABCDWXYZ00000001001000110100010101100111100010011010101111001101111011112．利用圖4所示卡諾圖，求出輸出函數最簡與或表達式；圖43．畫出用PLA實現(xiàn)給定功能的陣列邏輯圖。A． 8 B. 9 C. 10 D. 11 9．要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（ ）。 圖1A. 或非門 B. 與非門 C. 異或門 D. 同或門8．實現(xiàn)兩個四位二進制數相乘的組合電路，應有（ ）個輸出函數。（6分）五．設計一個將一位十進制數的余3碼轉換成二進制數的組合電路，電路框圖如圖3所示。（∨）4．并行加法器采用先行進位（并行進位）的目的是
環(huán)評公示相關推薦
鄂ICP備17016276號-1