【正文】 解： 。 習(xí) 題 解： 可編程邏輯器件的發(fā)展經(jīng)歷了以下過程： PROM→ PLA→ PAL→ GAL→ CPLD→FPGA。 解： GAL 采用了電擦除可編程的 E2CMOS 工藝制作，有電擦寫反復(fù)編程的特性。 526 X=0 時(shí)為 五進(jìn)制計(jì)數(shù)器， X=1 時(shí)為六進(jìn)制計(jì)數(shù)器。 圖 P516 方案一：電路如圖 T517(a)所示。 nQZ 2? n0n12 J ? ， 12?K nQJ 01? ， nQK 01? nQJ 20 ? ， 10?K 能夠自啟動(dòng)。當(dāng)相加的結(jié)果大于 1001 時(shí)，數(shù)碼管不顯示。 11 章 自測(cè)題 填空題 1. 2. 4 3. n2 4. 邏輯代數(shù) 卡諾圖 5. )( DCBAF ?? )( DCBAF ??? 6. ))(( CBDCBAF ???? 7. 代數(shù)法 卡諾圖 8. 1 判斷題 1. √ 2.√ 3. 選擇題 AF?1 ⊙ B ABF ?2 BAF ??3 A B L 0 0 1 0 1 0 1 0 0 1 1 1 CL? ABCBABCY ??? 習(xí)題 當(dāng) 000012 ?AAA , 7A 到 3A 有 1 個(gè)不為 0 時(shí)，就可以被十進(jìn)制 8 整除 (a) ACBCABF ???1 （ b） BAABF ??2 (c) CBAS ??? ACBCABC ???0 略 (1) ）（ BADCF ??? )(1 ))((1 BADCF ???? (2) ）（ BABAF ??? )(2 ))((2 BABAF ???? (3) EDCBAF ?3 DECABF ??3 2 (4) )()(4 DABACEAF ???? ）（ ))()((4 DACABEAF ????? CBAF ??? (1) BACBCAL ??? (2) DBCBDCAL ???? (3) ADL? (4) EABCDL? (5) 0?L CBABCACABA B CCBAL ????),( (1) A B DDACF ???1 (2) BCABACF ???2 (3) CABABAF ???3 (有多個(gè)答案 ) (4) CBDCABCACDF ????4 (5) CBAA B DCBADBAF ????5 (6) 16?F (1) ADDCBBAF ???1 (2) BAACF ??2 (3) DADBCBF ???3 (4) BCF ??4 (1) CABF ??1 (2) BCF ??2 (3) DABCF ???3 (4) CBADBDCF ???4 CABADF ??? (1) DBADCADCBF ???1 （ 多種答案 ） (2) CBB C DDCDBF ????2 (3) CBCADCF ???3 (4) ABF ??4 (5) BDDBF ??5 (6) CBDADCAF ???6 （ 多種答案 ） (7) CADBF ??7 （ 多種答案 ） (8) BCDBF ??8 （ 多種答案 ） (9) BDCF ??9 略 第 2 章 自測(cè)題 判斷題 1. √ 2. √ 3. 4. √ 5. √ 6. √ 7. 8. √ 9. 10√ 選擇題 1． A B 2． C D 3． A 4． B 5． B 6． A B D 7． C 8． A C D 9． A C D 習(xí)題 解： ABCY ?1 3 解： (a) 50 ????? C C E SCCBS R UVI ? II B ???? ∴三極管處于放大狀態(tài)， )V( ??????? CBCCO RIVu ? 。 該電路是一個(gè)檢測(cè) 8421BCD 碼并將其進(jìn)行四舍五入的電路。電路圖略 輸出方程，驅(qū)動(dòng)方程 nnC 12? nQJ 12 ? ， nQK 12 ? nQJ 21? ， nQK 01? 10?J ， nQK 20 ? 電路能夠自啟動(dòng)。 圖 P517(a) 方案二：電路如圖 T517(b)所示。 連接如 圖 。 R/W A9 CS 22 第 8 章 自 測(cè) 題 解： 可編程邏輯器件主要有 ： PROM、 PLA、 PAL、 GAL、 CPLD、 FPGA。 GAL 的輸出邏輯宏單元能實(shí)現(xiàn)專用輸入 、 專用組合 、 輸出反饋組合 、 輸出時(shí)序電路組合輸出 、 寄存器輸出 等 邏輯功能 。 第 7 章講述的 PROM 就是一種 PLD 器件， PROM 之后產(chǎn)生了可編程邏輯陣列 (PLA, Programmable Logic Array)、可編程陣列邏輯 (PAL, Programmable Array Logic)、通用陣列邏輯 (GAL, Generic Array Logic)、復(fù)雜可編程邏輯器件 (CPLD, Complex Programmable Logic Device)和 現(xiàn)場(chǎng)可編程門陣列 (FPGA, Field Programmable Gate Array)等幾種類型。 解： ?? k10fR 。 解： 9 位。 ⑥ 一般情況下， CPLD 的功耗要比 FPGA 的 大，且集成度越高越明顯。 GAL 器件具有靈活的輸出結(jié)構(gòu)，它的輸出端設(shè)置了可編程的輸出邏輯宏單元 (OLMC, Output Logic Macro Cell)，通過編程可以將 OLMC 設(shè)置成不同的輸出方式，具有很強(qiáng)的通用性 。 電路圖略。 圖 P515（ b） 解：用 CT74290 構(gòu)成 8421BCD 碼的 24 進(jìn)制計(jì)數(shù)器如圖 T516 所示。 邏輯圖略 輸出方程及驅(qū)動(dòng)方程。 該電路實(shí)現(xiàn) 1