【正文】 : OTP CMPI Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 P1 . 0 / T AC L KP1 . 7 / T A2VC CVSSR ST / N M IT ES T / VP PT e s t / J T AGC PUi n c l u d i n g 1 6r e g i s t e r2 / 4 k B R O M39。s I/O P or t2x8 I / O 39。C ? MSP430 編程方便，開(kāi)發(fā)工具廉價(jià) ADD MEM1,MEM2 。s) 其它 MCU MSP430 * 4/ 8bit CPU * 電流消耗大 * 喚醒慢 I t t I 例： LPM3, 備用模式 振蕩器 32768Hz 活動(dòng) , Timer_A 有效 , 經(jīng) LCD 模塊驅(qū)動(dòng) LCD 200 32 32 11 0 50 100 150 200 250 300 350 400 450 Active Mode Vcc = 1 181。: EProm 256B SRAM WDT I/O Port LCD 8b Timer/ B. Timer MAB,4bit MDB,8bit MCB 15bit Counter 1, 2, 3, 4 Mux Serial Protocol Support POR RAM 92 Segmente f LCD TXD RXD 6 8kB ROM A/D Conv. Timer, O/P Timer/Port Applications: Bus conv. 8 I/O39。 F 39。C39。A 備用模式 ? 181。 400 50 50 6 0 50 100 150 200 250 300 350 400 450 Active Mode Vcc = 3V 1 181。C39。 s , a l l w i t hi n t e r r . c a p a b i l i t yMSP430x11x框圖 PWM 和 UART 12 位斜坡 ADC 14 中斷線 4K + 256 flash 多模式時(shí)鐘 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 64 pin QFP MSP430F13x框圖 P3 P4 DVCC DVSS RST/NMI MAB, 16bit MDB, 16bit TEST/ VPP Test JTAG incl. 16 reg. CPU Flash 8 KB 16 KB RAM 256 B 512 B MAB,4bit MDB,8bit MCB Power Bus conv. on Reset USART I/O Port 3/4 Timer_B3 3 CC Register XIN1 XOut1 Oscillator System Clock ACLK MCLK SMCLK I/O Port 1/2 P1 P2 Rosc ACLK SMCLK Watchdog 15 / 16 bit Timer 12 bit ADC 8 channels 10us conv. Comparator A 16 I/O’s with interr. capability Timer_A3 3 CC Register I/O Port 5 P5 Shadow Reg. AVCC AVSS XIN2 XOut2 Break point Logic 16 I/O’s with interr. capability 8 I/O’s with interr. capability 8 A0..7 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 64 pin QFP MSP430F14x框圖 P3 P4 DVCC DVSS RST/NMI TEST/ VPP Test JTAG incl. 16 reg. CPU Flash 32 KB 48 KB 60 KB RAM 1 KB 2 KB 2 KB MAB,4bit MDB,8bit MCB Power Bus conv. on Reset I/O Port 3/4 Timer_B7 7 CC Register COMM port XIN1 XOut1 Oscillator System Clock ACLK MCLK SMCLK I/O Port 1/2 P1 P2 Rosc ACLK SMCLK Watchdog 15 / 16 bit Timer 12 bit ADC 8 channels 10us conv. Comparator A Timer_A3 3 CC Register I/O Port 5 P5 Shadow Reg. AVCC AVSS XIN2 XOut2 USARTs Break point Logic Two Hardware MPY MAB, 16bit MDB, 16bit 16 I/O’s with interr. capability 16 I/O’s with interr. capability 8 I/O’s with interr. capability 8 A0..7 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 MSP43041X框圖 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 MSP430F43X/44X框圖 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 MSP430的空間 地址 功能 尋址7 00FFFF h0FFE0h中斷向量表 ROM 字 / 字節(jié)0FFDFh 程序存儲(chǔ)器跳轉(zhuǎn)控制表數(shù)據(jù)表等ROM 字 / 字節(jié)0200h數(shù)據(jù)存儲(chǔ)器 RAM 字 / 字節(jié)01FFh0100h16 位外圍模塊Timer ，ADC 等字0FFh010h8 位外圍模塊I/O ， LCD ，定時(shí)器 / 端口等字節(jié)0Fh0h特殊功能寄存器 SFR 字節(jié)128