【正文】 數(shù)據(jù)幀 包頭 數(shù)據(jù)塊 包尾 包頭： 由同步字符、控制字符、地址信息等組成。 ? 串行通信中字節(jié)數(shù)據(jù)經(jīng)一條傳輸線按位串行發(fā)送與串行接收。這時(shí)，打印機(jī)內(nèi)部對(duì)讀入的數(shù)據(jù)進(jìn)行處理。由外部輸入，低電平有效。向 CPU輸出，高電平有效。 、 8255A接口組成 ? 2． A組和 B組的控制電路 ? 據(jù) CPU命令控制 8255A工作方式，其控制命令被寫入內(nèi)部控制寄存器。 ? 8255A是通用的可編程并行接口芯片，功能強(qiáng)，使用靈活。 ? (7)． 在計(jì)數(shù)過(guò)程中改變計(jì)數(shù)值 ，它們的作用有所不同。 ? ③計(jì)數(shù)值是多次有效的，每來(lái)一個(gè) GATE脈沖，就自動(dòng)裝入計(jì)數(shù)值開始從頭計(jì)數(shù)，因此在初始化時(shí)，計(jì)數(shù)值寫入一次即可。 ? 8） OUTi： i=0,1,2,第 i個(gè)通道的定時(shí) /計(jì)數(shù)到信號(hào)輸出引腳，輸出信號(hào)的形式由通道的工作方式確定，此輸出信號(hào)可用于觸發(fā)其它電路工作，或作為向 CPU發(fā)出的中斷請(qǐng)求信號(hào)。 ? 硬件定時(shí) ， 是利用專門的定時(shí)電路實(shí)現(xiàn)精確定時(shí) 。 CONTROL WORD REGISTER CR M (8) CR L (8) CE M (8) CE L (8) OL M (8) OL L (8) COUNTER0 COUNTER REG.(CR) COUNTER ELEMENT (CE) OUTPUT LATCH (OL) COUNTER1 COUNTER2 CLK O GATE0 OUT0 CLK 2 CLK 1 OUT2 OUT1 GATE2 GATE1 DATA BUS D7DO ADDRESS DECODER RD WR CS A1 A0 ADDR BUS RD WR READY IO/ M 8253編程模型 8253計(jì)數(shù)器 /定時(shí)器 ? 8253引腳 D0D1D2D3D4D5D6D7RDWRA0A1CSV c c地電源線控制線數(shù)據(jù)線C L K0GA T E0OU T0GA T E0OU T0C L K1GA T E1OU T1GA T E1OU T1C L K2GA T E2OU T2GA T E2OU T2計(jì)數(shù)器0 號(hào)計(jì)數(shù)器1 號(hào)計(jì)數(shù)器2 號(hào)91110151413181617876543212223192212412? 8253芯片為 DIP24引腳 ? 面向 CPU ? 1）． D7~D0：雙向、三態(tài)數(shù)據(jù)線引腳，用以與系統(tǒng)的數(shù)據(jù)線連接，傳送控制、數(shù)據(jù)及狀態(tài)信息。 ? (3)． 通常，在每個(gè)時(shí)鐘脈沖 CLK的上升沿，采樣門控信號(hào)GATE。 (MODE 5) CLOCK OUTPUT(n=4) 0 1 2 3 4 4 3 2 1 0 GATE GATE OUTPUT 4 3 WR N = 3 GATE OUT 3 2 1 0 寫入計(jì)數(shù)值 不計(jì)數(shù) GATE觸發(fā) 計(jì)數(shù) 3 2 1 0 GATE再次觸發(fā)， 再次計(jì)數(shù) 計(jì)數(shù)值多次有效 1個(gè) CLK ? 方式 5下， 8253有下列使用特點(diǎn)： ? ①在這種方式下，若設(shè)置的計(jì)數(shù)值是 N，則在GATE脈沖后，經(jīng)過(guò)（ N＋ 1）個(gè) CLK才一個(gè)負(fù)脈沖； ? ②若在計(jì)數(shù)過(guò)程中又來(lái)一個(gè) GATE脈沖，則重新裝入初值開始計(jì)數(shù)，輸出不變，即計(jì)數(shù)值多次有效； ? ③若在計(jì)數(shù)過(guò)程中修改計(jì)數(shù)值，則該計(jì)數(shù)值在下一個(gè) GATE脈沖后裝入開始按此值計(jì)數(shù)。 根據(jù)硬件電路（如下圖所示）的連接方式，應(yīng)定義各通道的 工作方式及功能如下： （ 1） 通道 0： 工作方式 0，完成計(jì)數(shù)功能。40根引腳的分布圖如圖 610所示，這些引腳可分成： ? 分類： 兩組。 8255A BASIC OPERATION CS RD WR A1 A0 執(zhí)行的操作 0 0 1 0 0 讀 A端口 0 1 0 0 0 寫 A端口 0 0 1 0 1 讀 B端口 0 1 0 0 1 寫 B端口 0 0 1 1 0 讀 C端口 0 1 0 1 0 寫 C端口 0 1 0 1 1 寫入控制字 0 0 1 1 1 非法信號(hào)組合 0 1 1 X X 高阻狀態(tài) 1 X X X X 未選擇 、 8255A并行接口的基本操作 、 8255A工作方式 ? 方式 0：基本 I/O方式，無(wú)應(yīng)答信號(hào)， A、 B、 C均可設(shè)成此模式。向 CPU輸出，高電平有效。 MODE 2 B1DIRECTIONAL BUSO U TWROBFINTRACKSTBIBFPA7PA0RDIN OUTD A T A F R O M D A T A F R O MP E R I P H E R A L T O 8 2 5 58 2 5 5 T O P E R I P H E R A LC P UD A T A B U SC P U 8 2 5 5C P U 8 2 5 5? 方式 2：雙向總線定時(shí) 、 8255A并行接口的編程 8255A編程： ? 對(duì) 8255A的編程涉及到 兩個(gè)內(nèi)容 ： ? ⑴寫控制字設(shè)置 工作方式 等信息， ? ⑵使 C口的指定位 置位 /復(fù)位 的功能。 ? DATA ENDS ? CODE SEGMENT ? ASSUME CS： CODE， DS： DATA ? START： MOV AX， DATA ? MOV DS， AX ? MOV SI， OFFSET BUFF ? MOV AL， 88H ； 8255A初始化， A口方式 0，輸出 ? OUT 03H， AL ； C口高位方式 0輸入，低位方式 0輸出 ? MOV AL， 01H； ? OUT 03H， AL ；使 PC0置位，即使選通無(wú)效 ? WAIT： IN AL， 02H ? TEST AL， 80H ；檢測(cè) PC7是否為 1即是否忙 ? JNZ WAIT ； 為忙則等待 ? MOV AL，［ SI］ ? CMP AL， 39。 （ 4）輸出緩沖寄存器： CPU將數(shù)據(jù)送入其中，再傳至移位寄存器 （ 5） TXRDY： 發(fā)送器準(zhǔn)備好信號(hào)。辦法是把數(shù)字信號(hào)變換成相應(yīng)的正弦模擬信號(hào) ,其頻率適合電話線傳輸。 同步與異步通信方式 ?1）同步方式： ?通信雙方用統(tǒng)一時(shí)鐘控制通信過(guò)程 ,信息傳輸組 成數(shù)據(jù)包 (數(shù)據(jù)幀 )。 ? 8088/8086 ? 中斷矢量表： 2CH=0BH*4 解： ? 主程序： ? VECT SEGMENT AT 0000H ? ORG 002CH ? INT DB 4DUP(?) ? VECT ENDS ? DADA SEGMENT ? BUFF DB 100DUP（？）， 39。同時(shí)，由 PC7來(lái)接收打印機(jī)發(fā)出的 “ BUSY”信號(hào)作為能否輸出的查詢 。 1 1 X X X 1/ 0 1/ 0 1/ 0 1：端口 B為方式 1 0：端口 B為方式 0 8 PA7PA0 PC7 PC6 INTE1 STBA IBFA PC4 D7 D0 口 A Mode 2 口 B 口 B 1:入 0:出 PC2 ~ 0 1:入 0:出 PC3 PC5 PC2PC0 PC2PC0 INTE2 INTRA ACKA OBFA PA7PA0 端口 A工作于方式 2時(shí)所需的控制信號(hào)如下： （ 1） OBFA：輸出緩沖器滿信號(hào)。 ?IBF：輸入緩沖器滿信號(hào)。 ? 在實(shí)現(xiàn)高級(jí)的傳輸協(xié)議時(shí)，口 C的 8條線分為兩組，每組 4條線，分別作為口 A與口 B在傳輸時(shí)的控制信號(hào)線。運(yùn)行中若按下空格鍵則退出程序返回 DOS。 ? (6)． 門控信號(hào)的作用 通過(guò)門控信號(hào) GATE，可以干預(yù) 8253某一通道的計(jì)數(shù)過(guò)程，在不同的工作方式下，門控信號(hào)起作用的方式也不一樣，其中 0、 4是電平起作用， 5是上升沿起作用，方式 3對(duì)電平上升沿都可以起作用。 ? 方式 1：可編程單穩(wěn)電路（負(fù)脈沖的寬度 =N*時(shí)鐘 CLK的寬度） WRn GATE(TRIGGER) 4 3 2 1 0 OUTPUT 3 4 2 1 0 (MODE 1) CLOCK GATE(TRIGGER) OUTPUT 2 3 4 N=4 方式 1（可編程硬件觸發(fā)單拍脈沖） WR GATE OUT N = 3 3 2 1 0 3 2 1 0 計(jì)數(shù)值 寫入計(jì)數(shù)值 不計(jì)數(shù) GATE觸發(fā) 開始計(jì)啥 初始高電平 GATE再次觸發(fā) 再計(jì)數(shù) 計(jì)數(shù)值多次有效 ? 方式 1有下列特點(diǎn)： ? ①輸出 OUT寬度為計(jì)數(shù)初值的單脈沖； ? ②輸出受門控信號(hào) GATE的控制，分三種情況： ? 計(jì)數(shù)到 0后，再來(lái) GATE脈沖，則重新開始計(jì)數(shù)， OUT變低； ? 在計(jì)數(shù)過(guò)程中來(lái) GATE脈沖，則從下一 CLK脈沖開始重新計(jì)數(shù)，OUT保持為低； ? 改變計(jì)數(shù)值后，只有當(dāng) GATE脈沖啟動(dòng)后，才按新值計(jì)數(shù)，否則原計(jì)數(shù)過(guò)程不受影響，仍繼續(xù)進(jìn)行，即新值的改變是從下一個(gè) GATE開始的。 ? 7） GATEi： i=0,1,2,第 i個(gè)通道的門控信號(hào)輸入引腳，門控信號(hào)的作用與通道的工作方式有關(guān)。 定時(shí)計(jì)數(shù) 概述 ? 實(shí)現(xiàn)方法： ? 軟件定時(shí) ， 是利用 CPU每執(zhí)行一條指令都需要幾個(gè)固定的指令周期的原理 ， 運(yùn)用軟件編程的方式進(jìn)行定時(shí) 。 ? 2）． RD：來(lái)自于 CPU的讀控制信號(hào)輸入引腳，低電平有效。不同的工作方式下，門控信號(hào)的觸發(fā)方式是有具體規(guī)定的，即或者是電平觸發(fā)，或者是邊沿觸發(fā)，在有的模式中，兩種觸發(fā)方式都是允許的。 ? 8253的工作方式小結(jié) ? (1)． 方式 5的 輸出波形 是相同的，都是寬度為一個(gè) CLK周期的負(fù)脈沖，但方式 2連續(xù)工作，方式 4由軟件觸發(fā)啟動(dòng)，方式 5由硬件觸發(fā)啟動(dòng)。 計(jì)數(shù)值 N=1s/1ms=1000D CLK1GATE1OUT1+5V1KHZ脈脈CLK2GATE2OUT2+5VCLK0GATE0OUT0計(jì)數(shù)器11秒定時(shí)中斷D7~D0地址譯碼RDWRCSA0A18253計(jì)數(shù)器外部事件產(chǎn)生源+5VIR2計(jì)數(shù)器2示波器8086CPUINTR8259中斷控制器READY RESETCLK8284M/IOWRRD地址總線IR0計(jì)數(shù)器0數(shù)據(jù)總線程序如下： STT： MOV