【正文】 5IN66IN77IN88OUT118OUT316OUT415OUT514OUT613OUT712OUT811OUT217COM D10GND9U11 ULN2803ADWIN11IN22IN33IN44IN55IN66IN77IN88OUT118OUT316OUT415OUT514OUT613OUT712OUT811OUT217COM D10GND9U12 ULN2803ADW12345678910111213141516171819202122232425262728293031323334353637383940P12 Header 20X2HC8C9C10C11C12C13C14C15U20 TLP5211 U21 TLP5211 U22 TLP5211 U23 TLP5211U24 TLP5211 U25 TLP5211 U26 TLP5211 U27 TLP5211U28 TLP5211 U29 TLP5211 U30 TLP5211 U31 TLP5211U32 TLP5211 U33 TLP5211 U34 TLP5211 U35 TLP52111 2 3 45678RP201 5111 2 3 45678RP202 5111 2 3 45678RP203 5111 2 3 45678RP204 5111234 5678RP205 1031234 5678RP206 1031234 5678RP207 1031234 5678RP208 103OP_5VGND GND GND GND+C0 C1 C2 C3GND GND GND GND+OP_5VOP_5VGND GND GND GND+OP_5VGND GND GND GND+C4 C5 C6 C7C8 C9 C10 C11C12 C13 C14 C15OC_IN0 OC_IN1 OC_IN2 OC_IN3OC_IN4 OC_IN5 OC_IN6 OC_IN7OC_IN8 OC_IN9 OC_IN10 OC_IN11OC_IN12 OC_IN13 OC_IN14 OC_IN15PIN38 PIN39 PIN42 PIN43 PIN44 PIN46 PIN49 PIN50 PIN51 PIN52 PIN53PIN54 PIN55 PIN58 PIN59 PIN60 PIN64 PIN65 PIN66 PIN67 PIN68 PIN69 PIN70 PIN71 PIN72PIN38PIN39PIN42PIN43PIN44PIN46PIN49PIN50PIN51PIN52PIN53PIN54PIN55PIN58PIN59PIN60PIN64PIN65PIN66PIN67PIN68PIN69PIN70PIN71PIN72A+5VCLK6 CLK7123456789101112131415161718192021222324252627282930P9 Header 15X2H12P2 P_Header 2CLK6CLK7+1Tp5 Test 1TP51Tp6 Test 1TP6TP5TP6GNDOC_IN8OC_IN9 OC_IN10 OC_IN11 OC_IN12 OC_IN13 OC_IN14 OC_IN15R604 103 R608 103 R609 103C324 103D612 LED0R613 101GNDVIN1VOUT3GND4U9NCP565D2T12電源FPGA電源和地精密5v電源ADC驅(qū)動(dòng)運(yùn)放18bitAD晶振FPGA出來的一些接口 27 圖 3 發(fā)射橋路主要電路圖 R11 51 R12 51R13 51 R14 51Q1 FQPF85N06Q2 FQPF85N06Q3FQPF85N06Q4 FQPF85N06Q11 FQPF85N06Q12 FQPF85N06Q13 FQPF85N06Q14 FQPF85N06R21 51 R22 51R23 51 R24 51PWM2PWM1PWM3 PWM4D1 D ZenerD2 D ZenerD3 D ZenerD4 D ZenerD11 D Zener D12 D ZenerD13 D ZenerD14 D ZenerGNDPWM11PWM13PWM12PWM14GNDVDDR10 1234P1+5VC1 C2 C3 C41234P0GND+12VVDDC21 C23 1 2P3+12VGNDVCC1COM4VB8HO7VS6LO5HIN2LIN3U12 IR2101SVCC1COM4VB8HO7VS6LO5HIN2LIN3U34 IR2101SGND+12V+12V+12VC24 C25 D21 1N4148 D22 1N4148D23 1N4148 D24 1N4148D211 1N4148D213 1N4148 D214 1N4148+12V1234567P2 Header 7C3 C4 Cap Cap Pol1+5V GND驅(qū)動(dòng)橋路GND 。感謝學(xué)院的 所有 老師，感謝你們?cè)谖覍W(xué)業(yè)上的指導(dǎo)及生活上的幫助，你們的人格魅力和科研精神將會(huì)一直影響著我。本設(shè)計(jì)的創(chuàng)新點(diǎn)在于使用了兩個(gè)發(fā)射橋路并聯(lián)，國(guó)內(nèi)外研制出的瞬變電磁發(fā)射機(jī)都是使用單個(gè)發(fā)射橋路，發(fā)射功率及發(fā)射電流等參數(shù)有所局限，本設(shè)計(jì)考慮使用兩個(gè)發(fā)射橋路并聯(lián)，因此發(fā)射功率和發(fā)射電流都得到明顯提高。 加拿大 Geonics 公司 PROTEM 瞬變電磁儀 TEM47HP 井下探水系統(tǒng)主要技術(shù)指標(biāo)如下： 電流波形：偶極性方波 基本頻率： 2 、 285Hz 發(fā)射線圈尺寸：面積 平方米的正方形線 圈 輸出電壓： 0— 12V 最大輸出電流： 10A 重量： 6 公斤 本設(shè)計(jì)發(fā)射機(jī)主要指標(biāo) 本設(shè)計(jì)主要指標(biāo)如下： 發(fā)射線圈尺寸：面積 平方米的正方形線圈 線圈 1 的電阻約為 ，線圈 2 的電阻約為 輸出電壓范圍： 0— 2V 輸出電流范圍： 0— 30A 重量： 2 公斤以下 儀器的整體調(diào)試 如下圖 所示，將 FPGA 控制電路和發(fā)射橋路中的電源模塊 17 分別與外接電源連接，用大功率電源給 MOSFET 供電，在發(fā)射線圈即可得到想要的脈沖發(fā)射電壓波形。 圖 光電隔離電路主要原理圖 發(fā)射橋路設(shè)計(jì) 本設(shè)計(jì)的發(fā)射橋路開關(guān)器件選用 MOSFET 器件 IRF3205， IRF3205 的通態(tài)電阻很小，因此在發(fā)射電流大時(shí)，不會(huì)有很大的電阻損耗， 工作效率較高， 不需要太大的散熱空間即可滿足散熱要求，只需要一般的散熱方式即可達(dá)到目的，這樣可以使得發(fā)射系統(tǒng)的體積減小并且工作可靠性得到提高。 圖 控制信號(hào)仿真波形圖 當(dāng) k[3]、 k[0]高電平時(shí)發(fā)射線圈中產(chǎn)生正脈沖，當(dāng) k[2]、 k[1]高電平時(shí)發(fā)射線圈中產(chǎn)生負(fù)脈沖， k[7..4]原理相同。 when 2= k=1001。 圖 驅(qū)動(dòng)電路主要原理圖 FPGA 控制信號(hào)軟件設(shè)計(jì) 該部分設(shè)計(jì)主要是對(duì) FPGA 進(jìn)行編程控制 ，產(chǎn)生控制功率管交替關(guān)斷導(dǎo)通的信號(hào)，軟件部分主要由兩個(gè)部分構(gòu)成：分頻部分和控制信號(hào)輸出部分。 第 4 章 本章介紹了國(guó)外瞬變電磁發(fā)射機(jī)的性能，并通過實(shí)驗(yàn)結(jié)果分析本設(shè)計(jì)的各項(xiàng)指標(biāo)，通過實(shí)驗(yàn)結(jié)果驗(yàn)證本設(shè)計(jì)的可行性及可靠性。因此，本設(shè)計(jì)希望能實(shí)現(xiàn)發(fā)射功率較大、關(guān)斷延遲時(shí)間較短、發(fā)射線圈面積較小、重量較輕等功能的便攜 5 式瞬變電磁發(fā)射機(jī)。隨著時(shí)間的變化，在二次電流向外傳播的過程 中會(huì)產(chǎn)生感應(yīng)磁場(chǎng)，這個(gè)磁場(chǎng)被稱為二次磁場(chǎng)。 瞬變電磁法工作原理 瞬變電磁法（ Transient Electromagic Methods）是近年來發(fā)展最快的勘探方法之一，關(guān)于瞬變電磁法的相關(guān)應(yīng)用早在 30年代就被科學(xué)家提出， 50 年代開始才被應(yīng)用于資源勘探，在很多領(lǐng)域都取得了良好的應(yīng)用效果。其中 FPGA控制部分包括：內(nèi)部電源部分、模數(shù)轉(zhuǎn)換部分、控制信號(hào)驅(qū)動(dòng)電路部分； H型橋路部分包括：驅(qū)動(dòng)電路部分、光電隔離電路部分、由 MOSFET管構(gòu)成的 H橋部分。 本設(shè)計(jì)主要分為兩個(gè)組成部分： FPGA控制部分和 H型橋路部分 。本設(shè)計(jì)的目的在于突破原有的技術(shù)，設(shè)計(jì)出更便攜、發(fā)射電流相對(duì)更大、性能更穩(wěn)定的瞬變電磁發(fā)射機(jī)。 圖 等效電流環(huán) Z x t0 t=t3 t=t2 t=t1 Tx 3 根據(jù)電磁感應(yīng)原理可知，當(dāng)?shù)孛姘l(fā)射線圈中的脈沖發(fā)射電流突然關(guān)閉時(shí)，在發(fā)射線圈周圍就會(huì)感應(yīng)出一次磁場(chǎng)，當(dāng)一次磁場(chǎng)在地下導(dǎo)電介質(zhì)中傳播時(shí)，會(huì)在介質(zhì)中產(chǎn)生感應(yīng)電流，這個(gè)電流被稱為二次電流，感應(yīng)過程如圖 所示。其中，發(fā)射功率與有效探測(cè)深度有關(guān)，關(guān)斷延遲時(shí)間與淺層探測(cè)精度有關(guān)。 第 3 章 發(fā)射橋路的設(shè)計(jì)，主要包括驅(qū)動(dòng)電路部分、光電隔離電路部分和由 MOSFET 構(gòu)成的 H 型橋路設(shè)計(jì)部分，最重要的是 H 型橋路部分的吸收電路設(shè)計(jì)。 圖 AD轉(zhuǎn)換電路主要原理圖 9 驅(qū)動(dòng)電路設(shè)計(jì) 由于 FPGA 產(chǎn)生的控制信號(hào)電壓及電流值有限制，不滿足給發(fā)射橋路提供控制信號(hào)的要求，因此在 FPGA 控制信號(hào)輸出端需要有驅(qū)動(dòng)電路，本設(shè)計(jì)采用高電壓大電流的八達(dá)林頓晶體管ULN2803，經(jīng)過 ULN2803 的控制信號(hào)滿足設(shè)計(jì)要求，該部分主要電路圖如圖 所示。 when 1= k=0000。其中 clk 是經(jīng)過分頻的時(shí)鐘信號(hào)， K[3..0]和K[7..4]是經(jīng)過 FPGA 產(chǎn)生的控制信號(hào)輸出端口，區(qū)別在于二者是經(jīng)過不同的 ULN2803 管腳進(jìn)行驅(qū)動(dòng)的，并且二者用于控制兩個(gè)不同 12 的發(fā)射 橋路，以實(shí)現(xiàn)兩個(gè)發(fā)射橋路的并聯(lián)。光電隔離電路主要原理圖 14 如圖 所示。 16 第 4 章 本設(shè)計(jì)發(fā)射機(jī)實(shí)驗(yàn)結(jié)果分析 本章介紹了國(guó)外瞬變電磁發(fā)射機(jī)的主要性能指標(biāo)，并且對(duì)本設(shè)計(jì)的發(fā)射機(jī)進(jìn)行實(shí)驗(yàn)分析，通過結(jié)果驗(yàn)證系統(tǒng)的工作性能。設(shè)計(jì)的重點(diǎn)在于發(fā)射橋路的設(shè)計(jì)以及發(fā)射橋路的并聯(lián)，因此發(fā)射橋路的功率器件選擇、光電隔離及驅(qū)動(dòng)電路設(shè)計(jì)、緩沖吸收電路設(shè) 計(jì)、控制信號(hào)的同步成為本設(shè)計(jì)的重點(diǎn)以及難點(diǎn)。 其次 ，我要向培養(yǎng)了我四年的學(xué)院表示崇高的敬意與真誠(chéng)的感謝，沒有學(xué)院就沒有我 的