【正文】 現(xiàn)階段實(shí)驗(yàn)室制備的奧普易大幅面掃描儀應(yīng)用于高清地圖、工程圖紙等轉(zhuǎn)為 電子檔案領(lǐng)域，為我國自主知識產(chǎn)權(quán)高清掃描儀產(chǎn)品。根據(jù) CCD 器件手冊， CCD 接口電路要提供以下配置： （ 1） CCD 工作電壓和參考電壓接口； （ 2） CCD 觸發(fā)信號接口； （ 3） CCD 驅(qū)動時鐘接口； CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 （ 4） CCD 模擬輸出接口。三輸入單輸出的多路選擇器將三個模擬輸入通道的信號分 時送給 16 位的高速 A/D 轉(zhuǎn)換模塊。 WM8200 強(qiáng)大的功能在于能夠?qū)崿F(xiàn)模擬前端信號處理和 A/D 的高速轉(zhuǎn)換。它不但解決了定制電路 局限性，而且克服 PAl 等了原有可編程器件對研發(fā)人員對門電路數(shù)數(shù)量的限制 [1213] ?？梢苑奖愕呐渲贸山M合邏輯 RAM 等電 路， 高度靈活的開關(guān)矩陣可以對其進(jìn)行配置，以便處理組合邏輯、 RAM 等。比較邏輯存在于 CAM 存儲器的每個存儲單元中，當(dāng)數(shù)據(jù)被寫入后，會通過和 內(nèi)部數(shù)據(jù)進(jìn)行比較的方式得到相同數(shù)據(jù)的地址。 (6) 底層內(nèi)嵌功能單元 現(xiàn)在的 FPGA 擁有越來越豐富的內(nèi)嵌功能單元，使其可成為系統(tǒng)級的設(shè)計工 具，因其具備了軟硬件聯(lián)合設(shè) 計的能力。 利用 FPGA 進(jìn)行數(shù)據(jù)處理的優(yōu)勢 FPGA 最大的優(yōu)勢特點(diǎn)就是能夠縮短開發(fā)所需時間。如今， I/O 口可以支持和高的頻率，一些高端的 FPGA 支持高達(dá) 2 Gbps 的數(shù)據(jù)速率 [19] 。這一過程被稱為自頂向下的設(shè)計思想。 21 3）數(shù)據(jù)傳輸控制模塊：把由 A/D 驅(qū)動模塊送來的數(shù)據(jù)進(jìn)行緩存，把數(shù)據(jù)按照 操作地址的方式交替的寫入 RAM，之后，再交替的傳給 camera link 驅(qū)動模塊。 3）傳輸控制：因?yàn)槎? CCD 圖像采集過程中要產(chǎn)生很大的數(shù)據(jù)量，所以要實(shí) 現(xiàn)如緩存等的控制，使數(shù)據(jù)完整的傳至上位機(jī)。 reg[3:0] count_t9_ccd。//3 parameter t5_ccd=439。//3 parameter t9_ccd=439。b0001。b0101。b1001。 end end s2_ccd: begin if(count_t2_ccdt2_ccd) ns_ccd=s2_ccd。 end22 CCD 圖像傳感器驅(qū)。 end s3_ccd: begin if(count_t3_ccdt3_ccd) ns_ccd=s3_ccd。 else cs_ccd=ns_ccd。b0110。b0010。//2 parameter linepixel=2039。//5 parameter t6_ccd=439。 parameter t2_ccd=839。 reg[6:0] count_t3_ccd。 5） A/D 配置模塊：按照芯片手冊的資料，把配置信息寫入 A/D 芯片的配置寄 存器，使之按照預(yù)定的工作方式工作。 圖 312 自頂向下設(shè)計流程圖 這一思想，使得設(shè)計人員無需考慮目標(biāo)器件，不用受到來自器件的約束，提高 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 了設(shè)計開發(fā)的效率，降低了風(fēng)險，提高了產(chǎn)品上市的速度。當(dāng)通過 IOB 模塊的存儲單元，外部信 號輸入到 FPGA 內(nèi)部時，可降低其保持時間。例如，在開發(fā)過程中使用 FPGA 與否，可以導(dǎo)致開發(fā)時間上 1/2 ~1/3 的差別。 DLL 的結(jié)構(gòu)如圖 310 所示。在工程實(shí)踐中，選擇芯片的一個重要因素是芯片 RAM 的數(shù)量。組合邏輯、時序邏輯，分布式 RAM 和分布式 ROM 均可由每個 CLB 模塊實(shí) 現(xiàn)。 FPGA 與其他的邏輯電路一樣，同屬于 可編程器件，但是其 有自己的特點(diǎn)，有很多邏輯單元，然后每個單元通過連接了 觸發(fā)器和查找表實(shí)現(xiàn)組合邏輯和時序邏輯，查找表實(shí)現(xiàn)組合邏輯，單元之間考連 線連接?？梢钥闯?， CCD 輸出的三路模擬信號分別通過 RINP、 GINP、 BINP 進(jìn)入芯片，然后通過 RLC（復(fù)位電平鉗位）去除信號中的直 流成分，接著進(jìn)行 CDS（相關(guān)雙采樣）處理，再通過 OFFSET DAC 調(diào)節(jié)信號的偏 置，之后經(jīng)過 PGA 放大到適合 A/D 模塊的輸入線性范圍，再通過 MUX（多路選 擇器）分時將處理后的模擬信號送入 A/D 模塊進(jìn)行轉(zhuǎn)換，最后根據(jù)配置的輸出方 式將數(shù)字信號輸出。 WM8200 中有一個 4 位的 DAC（ Digital toAnalogue Converter 數(shù)模轉(zhuǎn)換）模塊，用于提供內(nèi)部參考電壓。 從圖 31 可以看出，在設(shè)計接口電路時要提供電源接口、控制接口、輸出接口 以及相應(yīng)的模式配置。 性能參數(shù) （ 1）光學(xué)分辨率 600 dpi （ 2） 24 位真彩色 （ 3）掃描速度 （ 4）平均掃描精確度 +/ 3 像素 （ 5）標(biāo)準(zhǔn)掃描寬度 A0 （ 6）介質(zhì)厚度 112 mm （ 7）進(jìn)紙掃描控制采用現(xiàn)場可編程邏輯器件控制 （ 8）圖像采用美國國家半導(dǎo)體公司開發(fā)的視頻專用 CAMERALINK 傳輸方式 （ 9）系統(tǒng)軟件：自主開發(fā)采集圖像軟件 系統(tǒng)需求 （ 1）專用定制型海量數(shù)據(jù)處理 /存儲計算機(jī) （ 1）推薦配置（ intel 酷睿 i3 及以上處理器， 8GB DDR3 1066 內(nèi)存， 500GB 以上硬盤、帶有兩個及以上 PCIE X1 插槽） （ 1）計算機(jī)端超高速圖像采集板卡 （ 2）掃描儀所需專用線纜 （ 3） Windows 7 x64 操作系統(tǒng) （ 4）奧普易大幅面掃描儀專業(yè)掃描軟件 （ 5）圖形矢量化軟件 （ 6） Photoshop、 Rhino 等第三方的專業(yè)圖形處理工具 10 第三章 多 CCD 掃描儀硬件驅(qū)動軟件系統(tǒng)設(shè)計與實(shí)現(xiàn) 線陣 CCD 相機(jī)的采集模塊采集光信號并將輸出的模擬信號轉(zhuǎn)換為數(shù)字信號。 （ 3）照射到被掃描物上的光線被反射之后經(jīng)很窄的縫隙，形成光帶，被一組 反光鏡反射，由透鏡進(jìn)入分光鏡，之后各自的 CCD 上被投射經(jīng)過三色濾色鏡分解 成的紅綠藍(lán)光帶。 掃描儀性能參數(shù) 掃描儀的分辨率，顏色深度信噪比及掃描幅面是衡量掃描儀的重要參數(shù)。 光源 因?yàn)椋庠纯梢杂绊憟D像的質(zhì)量，為了將物與背景進(jìn)行區(qū)別，需要明亮、穩(wěn) 定、均勻的光源。 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 [2] 。 圖 22 大幅面掃描儀光電系統(tǒng)成像示意圖 1 第一章 引言 課題的來源及其意義 如果要想將照片，圖紙，文稿等實(shí)物數(shù)字化，變成計算機(jī)可以顯示、編輯、 存貯的格式，那么，就需要這樣一 種數(shù)字化的輸入設(shè)備來實(shí)現(xiàn)，它就是掃描儀。 本章小結(jié) 本章介紹了研究多 CCD 圖像采集系統(tǒng)的意義及目前國內(nèi)外的進(jìn)展情況，并概 述了論文的組織結(jié)構(gòu)及章節(jié)安排。二， 詳細(xì)設(shè)計，主要是進(jìn)行界面，數(shù)據(jù)管理等設(shè)計。一個 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 擁有良好構(gòu)架的軟件系統(tǒng)，通常由若干個模塊組成，并且這些模塊是可交互的且 能協(xié)同工作的。大幅面掃描儀的主要工作是完成把圖像的光信號轉(zhuǎn)換模擬信號，之后再轉(zhuǎn) 換成計算機(jī)能夠識別的數(shù)字信號。CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 III implement. CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 Final, the test of the system39。在我國高速發(fā)展的今天，很多行業(yè)要求對大幅面的資料進(jìn)行存檔， 因此對大幅面掃描儀的需求更是日益增加，同時促進(jìn)了對大幅面掃描儀的研發(fā)與 生產(chǎn)。 關(guān)鍵詞：掃描儀 CCD 人機(jī)界面，多線程，內(nèi)存管理 2 這就引出一個要求，那就是研發(fā)人員對軟件架構(gòu)有一個透徹的了解，分析考慮如 何改善軟件生產(chǎn)率及降低軟件維護(hù)成本的軟件體系構(gòu)造問題是刻不容緩的。對于軟件的 結(jié)構(gòu)，基本上可以分為兩個階段，一，高層設(shè)計，關(guān)鍵是設(shè)計軟件的結(jié)構(gòu)。 最后主要描述通過采用內(nèi)存數(shù)據(jù)映射、高斯圖像金字塔的方法提高 CPU 的利用率、 降低物理內(nèi)存的利用率，解決了工程掃描儀獲取到的大多圖像所占內(nèi)存空間比較 大，在圖像處理過程中需要進(jìn)行大量的運(yùn)算和內(nèi)存的分配釋放等操作時存在的問 題。 圖 21 掃描儀物理結(jié)構(gòu)與工作原理 采用 CCD 和鏡頭的大幅面掃描儀成像原理如圖 12 所示 [4] 。同時，因?yàn)槠鋾纱罅康臄?shù)據(jù)，所以要求高的計算速度，但與之響應(yīng) 的軟件卻不多，所以，在軍事，船舶工業(yè)及飛機(jī)等制造領(lǐng)域形成了很大的市場需 求。 線掃描的掃描儀用運(yùn)動的方式取得面積圖像，即被測物運(yùn)動到相機(jī)視場，通 過硬件發(fā)送觸發(fā)信號采集。 圖 23 掃描儀光學(xué)部分結(jié)構(gòu)圖 6 光學(xué)系統(tǒng)對成像質(zhì)量的影響因素 不穩(wěn)定的光源性會能使圖像的色彩產(chǎn)生偏差，而且閃爍還會使圖像出現(xiàn)忽明忽 暗的現(xiàn)象；另外，光線通過鏡頭后， CCD 中心地區(qū)的感光最好，外緣感光差 ,造成 圖像亮度不均的情況 [5] 。 （ 2）首先啟動驅(qū)動程序，之后在內(nèi)部的控制電路的控制下帶動裝著光學(xué)系統(tǒng) 和 CCD 的掃描頭與圖稿以相對運(yùn)動的方式來完成掃描。 8 產(chǎn)品主要功能 （ 1）高清地圖、工程圖紙等紙質(zhì)文檔； 文檔信息直接存入硬盤，適于高保密性專業(yè)文檔掃描； （ 2）通過調(diào)節(jié)進(jìn)紙機(jī)構(gòu)高度至合適位置（有效保證進(jìn)紙滾輪與掃描檔摩擦）， 可以掃描 PCB 板、液晶板等平板材料； CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 （ 3）高清掃描（三線 CCD 光學(xué)分辨率 600dpi），高圖像壓縮比達(dá)到資料保 存的目的； （ 4）工程藍(lán)圖掃描生成黑白圖像，減少藍(lán)圖對人眼視覺造成傷害； （ 5）工程圖紙轉(zhuǎn) SVG 格式。 CCD 接口電路示意圖如圖 31 所示。輸出數(shù)據(jù)位寬可以選擇 8 位兩次輸出、 8 位單 次輸出或者 4 位多次輸出模式。圖 32 是 WM8200 的內(nèi)部原理框圖。 邏輯單元陣列 LCA（ Logic CellArray）是 FPGA 核心概念，內(nèi)部包括輸出輸入 模塊 IOB（ Input Output Block）、可配置邏輯模塊 CLB（ Configurable Logic Block） 和內(nèi)部連線（ Interconnect）三個部分 [1214] 。如 圖 38 所示在 Xilinx 公司的 FPGA 器件中， CLB 由多個相同的 Slice 和附加邏輯構(gòu) 成。這一特性在路由的地址交換器中 得到有廣泛的應(yīng)用。內(nèi)嵌功能模塊主要指 DLL、 PLL（ DLL 和 PLL 在倍頻和分頻是時高精度、抖動低并能控制占空比和調(diào)整移相等）、 DSP 和 CPU 等軟處理核（ Soft Core）。換句話說，通過使用 FPGA，設(shè)計人員可以有效地利用每一分鐘進(jìn)行開發(fā)。 外部信號既可以通過 IOB 模塊的存儲單元輸入到 FPGA 的內(nèi)部，也能不用通過 IOB 直接輸入 FPGA 內(nèi)部，如圖 37 所示。圖 312 是自頂向下的設(shè)計 流程圖 [2223] 。 4） Camera link 驅(qū)動：把由數(shù)據(jù)傳輸模塊來的數(shù)據(jù)，按照 camera link 的協(xié)議傳 至上位機(jī)。 系統(tǒng)總體方案設(shè)計 自頂向下（ TopDown）設(shè)計的基本概念 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 CCD 的圖像采集軟件系統(tǒng)的設(shè)計與實(shí)現(xiàn) _碩士學(xué)位論文 傳統(tǒng)的電路設(shè)計方法都是自底向上的，即首先確定要用元器件，之進(jìn)行相應(yīng) 邏輯的設(shè)計，把器件連接起來，完成需要的系統(tǒng)，這一過程被稱為自底向上的設(shè) 硬件驅(qū)動軟件 模件驅(qū)動器塊 輸傳 制模塊控 器能寄存功配置模塊 23 reg[7:0] count_t2_ccd。 reg[19:0] count_linepixel。b0101。b0010。 parameter s2_ccd=439。 parameter s6_ccd=439。24 //1st always block, sequential state transition always (posedge clk_ccd or negedge rst_ccd) begin if (!rst_ccd) cs_ccd=s0_ccd。 else ns_ccd=s3_