【正文】 的加密，通過(guò)占用資源換取速度性能的提高。 ready_o 信號(hào)持續(xù)一個(gè)時(shí)鐘周期以后又變?yōu)榈碗娖剑?load_i 再次上跳為高電平，模塊對(duì)下一個(gè)明文分組進(jìn)行加密。 Soutput[31:28]=s1_i。 expandedR[0]=R_i_var[31]。 R_o=(0)。 假設(shè) 32bit的輸入為： R=r1 ， r2 ， … ， r32 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 26 32bit的輸入被分為 8 組，每組 4bit，再把每組 4bit前后各加一個(gè) bit，從而擴(kuò)展為 6bit。本章節(jié)通過(guò)邏輯電路法實(shí)現(xiàn) S 代換部件。 S代換部件在整個(gè) DES 算法中所占比重較大，一共有 8 個(gè)模塊，是設(shè)計(jì)中需要關(guān)注的部分。 ?? new_key_var[2]= non_perm_key_var[20]。 semi_key= perv_key_var[27:0]。 non_perm_key_var[27:0]= semi_key。 non_perm_key=(0)。在 16 次左移操作中，總共向左移動(dòng)了 28bit，這樣就保證了 C16=C0， D16=D0，即（ C16， D16）的內(nèi)容和（ C0， D0）完全相同。 其中密鑰產(chǎn)生模塊被 desround 模塊調(diào)用。從子密鑰的生成算法描述圖中我們可以看到：初始 Key值為 64 位，但 DES 算法規(guī)定，其中第 1? 64 位是奇偶校驗(yàn)位，不參與 DES 運(yùn)算。 明 文L O R OI Pf+K 1L 1 = R 0R 1 = L 0 異 或f ( R 0 , K 1 )1 6 輪 相 同 計(jì) 算R 1 6 = L 1 5 異 或f ( R 1 5 , K 1 6 )L 1 5 = R 1 6I P 1密 文 圖 41 DES 算法框圖 經(jīng)過(guò) 16 次迭代運(yùn)算后，得到 L1 R16，將此作為輸入，進(jìn)行逆置換，即得到密文輸出。如信用卡持卡人的 PIN的加密傳輸、 IC 卡與 POS 間的雙向認(rèn)證、金融交易數(shù)據(jù)包的 MAC校驗(yàn)等，均用到 DES 算法。 表 37顯示了 P 盒。 1 2 3 4 5 6 輸出塊 1 輸出塊 2 輸出塊 8 2 1 3 4 5 6 7 8 ? 輸入塊 1 輸入塊 2 輸入塊 8 原始 32 位右明文 塊 1（ 4位） 塊 2（ 4位） 塊 8（ 4位） ? 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 13 表 36 右明文擴(kuò)展置換表 32 1 2 3 4 5 6 7 8 9 8 9 10 11 12 13 14 15 16 17 16 17 18 19 20 21 22 23 24 25 24 25 26 27 28 29 30 31 32 1 由表 35可 知 密鑰變換將 56 位密鑰壓縮成 48 位，而擴(kuò)展置換將 32 位右明文擴(kuò)展為 48 位。這兩位實(shí)際上是重復(fù) 4 位塊的第 1位和第 4位。 擴(kuò)展置換 S盒替換 密鑰變換 P 盒替換 異或交換 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 11 相應(yīng)移動(dòng)后，選擇 56 位中的 48 位。然后對(duì)兩塊進(jìn)行 16 輪操作。 5) 將左明文和右明文重接起來(lái)，對(duì)組成的塊進(jìn)行最終置換（ Final Permutation， FP） 6) 這個(gè)過(guò)程的結(jié)果得到 64 位密文。 這樣， 64 位密鑰丟棄 每 個(gè) 第 8 位即得到 56 位密鑰，如圖 32 所示。 SE 版和 OEM版在功能和性能方面有較大差別，比如對(duì)于大家都關(guān)心的仿真速度問(wèn)題，以 Xilinx 公司提供的 OEM版本 ModelSim XE 為例，對(duì)于代碼少于 40000 行的設(shè)計(jì)， ModelSim SE 比ModelSim XE 要快 10 倍；對(duì) 于代碼超過(guò) 40000 行的設(shè)計(jì)， ModelSim SE 要比 ModelSim XE 快近 40 倍。 b) 具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前?，F(xiàn)在它已成為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言之一。隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展， EDA 技術(shù)先后經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(Computer AssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì) CAE(Computer Assist Engineering Design)及電子系統(tǒng)設(shè)計(jì)自動(dòng)化 ESDA(Electronic System Design Automation)三個(gè)發(fā)展階段?；?Verilog HDL的優(yōu)越性， IEEE 于 1995 年制定了 Verilog HDL的 IEEE 標(biāo)準(zhǔn)， 2021 年 System Verilog IEEE18002021 標(biāo)準(zhǔn)的公布，更使得 Verilog語(yǔ)言在綜 合，仿真驗(yàn)證和模塊的重用等性能方面都有大幅度提高。 DES( Data Encryption Standard)算法，于 1977 年得到美國(guó)政府的正式許可，是一種用 56 位密鑰來(lái)加密 64 位數(shù)據(jù)的方法。 DES 產(chǎn)生可以追溯到 1972 年，美國(guó)的國(guó)家標(biāo)準(zhǔn)局（ NBS，即現(xiàn)在的國(guó)家標(biāo)準(zhǔn)與技術(shù)學(xué)會(huì)， NIST）啟動(dòng)了一個(gè)項(xiàng)目， 旨在保護(hù)計(jì)算機(jī)和計(jì)算機(jī)通信中的數(shù)據(jù)。且對(duì) DES 算法框圖中的選擇函數(shù) S1， S8 進(jìn)行了表格描述。河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 I 摘 要 本文論述了 利用 Verilog硬件語(yǔ)言來(lái)描述 DES 加密技術(shù) 對(duì)它進(jìn)行模塊設(shè)計(jì) 并用 ModelSim SE 進(jìn)行了仿真 。對(duì) DES 加密算法進(jìn)行了圖解和說(shuō)明， 并用表格形式對(duì) DES 的置換規(guī)則，放大換位，單純換位進(jìn)行了描述。 DES 通常使用ECB， CBC， 或 CFB模式。其密 鑰長(zhǎng)度為 56 位 ， 明文按 64 位進(jìn)行分組 ， 將分組后的明文組和 56 位的密鑰按位替代或交換的方法形成密文組的加密方法。1990 年， Cadence 公司 決定公開(kāi) Verilog HDL語(yǔ)言，于是成立了 OVI（ Open Verilog International）組織來(lái)負(fù)責(zé)促進(jìn) Verilog HDL語(yǔ)言的發(fā)展。 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 3 2 設(shè)計(jì)的技術(shù)基礎(chǔ) EDA技術(shù)簡(jiǎn)介 EDA(Electronics Design Automation)技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展應(yīng)運(yùn)而生的一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化工具。 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 4 Verilog HDL語(yǔ)言簡(jiǎn)介 Verilog HDL 最初是美國(guó)國(guó)防部為其超高速集成電路研究計(jì)劃提出的硬件描述語(yǔ)言，目的是為了把電子電路的設(shè)計(jì)意義以文字或文件的方式保存下來(lái)，以便其他人能輕易地了解電路的設(shè)計(jì)意義。 Verilog HDL 的主要特點(diǎn)： a) 具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門級(jí)三個(gè)不同層次的設(shè)計(jì)。 ModelSim分幾種不同的版本： SE、 PE、 LE 和 OEM，其中 SE 是最高級(jí)的版本 ， 而集成在 Actel、 Atmel、 Altera、 Xilinx 以及 Lattice 等 FPGA 廠商設(shè)計(jì)工具中的均是其 OEM版本。實(shí)際上，最初的密鑰位 64 位，但在DES 過(guò)程開(kāi)始之前放棄密鑰的每個(gè)第八位，從而得到 56 位密鑰，即放棄第 8， 16，24， 32， 40， 48， 56 和 64 位，如 表 31 所示，陰影部分表示放棄的位 。 4) 每個(gè)左明文與右明文經(jīng)過(guò) 16 輪加密過(guò)程，各有自己的密鑰。 IP 完成后，得到的 64 位置換文本塊分成兩半，各 32 位，左塊成左明文（ LPT），右塊成右明文（ RPT）。 表 34 顯示了每一輪移動(dòng)的密鑰位數(shù)。 2) 將上一步的每個(gè) 4位塊擴(kuò)展為 6位塊，即每個(gè) 4位塊增加 2 位。因此，擴(kuò)展置換實(shí)際上使用 表 36 所示。 P 盒置換機(jī)制只是進(jìn)行簡(jiǎn)單置換（即按 P 表指定把一位換成另一位，而不進(jìn)行擴(kuò)展的壓縮）。 表 38 最終置換 40 8 48 16 56 24 64 32 39 7 47 15 55 23 63 31 38 6 46 14 54 22 62 30 37 5 45 13 53 21 61 29 36 4 44 12 52 20 60 28 35 3 43 11 51 19 59 27 34 2 42 10 50 18 58 26 33 1 41 9 49 17 57 25 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 15 4 DES 加密模塊設(shè)計(jì) DES 加密算法介紹 DES (Data Encryption Standard， 數(shù)據(jù)加密標(biāo)準(zhǔn)），是由 IBM公司研制的一種加密算法， 1977 年，美國(guó)國(guó)家標(biāo)準(zhǔn)局宣布把它作為非機(jī)要部門使用的的數(shù)據(jù)加密標(biāo) 準(zhǔn)，隨著“三金”工程尤其是金卡工程的啟動(dòng)， DES 算法在 POS、 ATM、磁卡及智能卡 （ IC 卡） 、加油站、高速公路收費(fèi)站等領(lǐng)域被廣泛應(yīng)用 ，以此來(lái)實(shí)現(xiàn)關(guān)鍵數(shù)據(jù)的保密。 表 41 DES 算法置換規(guī)則 58 50 12 34 26 18 10 2 60 52 44 36 28 20 12 4 62 54 46 38 30 22 14 6 64 56 48 40 32 24 16 8 57 49 41 33 25 17 9 1 59 51 43 35 27 19 11 3 61 53 45 37 29 21 13 5 53 55 47 39 31 23 15 7 即將輸入的第 58 位換到第 1 位，第 50 位換到第 2位，?，依此類推，最后一位是原來(lái)的 第 7位 L0、 R0 則是換位輸出后的兩部分， L0 是 輸出的左 32 位， R0 是右 32 位，例：設(shè)置換前的輸入值為 D1D2D3? D64，則經(jīng)過(guò)初始置換后的結(jié)果為：河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 16 L0=D50?， D8； R0=D57D49，? D7。 下面給出子密鑰（ 48bit）的生成算法。 圖 42 DES 加密模塊總體框架 本實(shí)例在對(duì) DES 算法進(jìn)行建模時(shí)，將整個(gè)算法分為密鑰產(chǎn)生 模塊 key_gen、S 部件代換模塊（ S S S S S S S S8）、 DES 的一輪變換模塊 desround和 頂層模塊 des。加密時(shí) 的內(nèi)容是將 C 和 D中的內(nèi)容分別向左移動(dòng) 1至 2位得到的，而且這種移位方式是按循環(huán)移位寄存器方式進(jìn)行的。 non_perm_key_var=0。 semi_key= perv_key_var[27:0]。 non_perm_key_var[55:28]= semi_key。 new_key_var[44]= non_perm_key_var[32]。 S 代換部件是一個(gè)十分復(fù)雜的非線性函數(shù)，正是經(jīng)過(guò)它的非線性變換才使明文實(shí)現(xiàn)了較好的混 亂（ confusion），達(dá)到加解密效果，從而具有較強(qiáng)的安全性 。 對(duì)于 S代換部件的實(shí)現(xiàn)，主要有兩種方法：查表法，邏輯電路法。 其中擴(kuò)展 器的工作原理如下。 always(posedge clk or negedge reset) begin L_o、 R_o、 Key_o 產(chǎn)生邏輯 if(!reset) begin L_o=(0)。 河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 27 ?? expandedR[1]=R_i_var[0]。 s1_o 產(chǎn)生邏輯 ?? s8_o=(KER[5:0])。 16 輪變換結(jié)束之后， ready_o 會(huì)變?yōu)楦唠娖?，這時(shí)整個(gè)模塊的輸出 data_o 才為有效數(shù)據(jù)。這樣，從第一個(gè)數(shù)據(jù)塊開(kāi)始加密起，每一個(gè)時(shí)鐘周期延時(shí)都會(huì)有一個(gè)數(shù)據(jù)塊進(jìn)行加密，經(jīng) 16 個(gè)時(shí)鐘周期延時(shí)后，得到最終的密文。每一輪循環(huán)移位的次數(shù)對(duì)原始密鑰是固定的，其河北經(jīng)貿(mào)大學(xué)畢業(yè)論文 29 每一位相對(duì)于初始密鑰的每一位存在著固定的關(guān)系，由此可以列出每一輪子密鑰與初始密鑰之間的關(guān)系表，通過(guò)關(guān)系表采用 硬件描述語(yǔ)言可同時(shí)產(chǎn)生 16 輪子密鑰。 EDA技術(shù)代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它徹底改變了數(shù)字系統(tǒng)的設(shè)計(jì)方法和實(shí)現(xiàn)手段。如今，伴隨著這篇畢業(yè)論文的最終成稿，復(fù)雜的心情煙消云散，自己甚至還有一點(diǎn)