【正文】 x80 引導(dǎo)指示符， 0x80 表示該分區(qū)為活動分區(qū) 0x01BF BYTE 0x01 開始磁頭 0x01C0 6 位 0x01 開始扇區(qū) ， 只用 了 低 6 位，高兩位被開始柱面字段使用 xx 大學(xué)學(xué)士學(xué)位論文 19 0x01C1 10 位 0x00 開始柱面 0x01C2 BYTE 0x04 系統(tǒng) ID 定義了分區(qū)類型， 0x04 表示為 FAT16 0x01C3 BYTE 0x07 結(jié)束磁頭 0x01C4 6 位 0xE0 結(jié)束扇區(qū)，只用 了 低 6 位，高兩位被結(jié)束柱面字段使用 0x01C5 10 位 0xD2 結(jié)束柱面 0x01C6 DWORD 0x00000020 相對扇區(qū)數(shù)，從該磁盤的開始到該分區(qū)的開始位移量 0x01CA DWORD 0x0003D2E0 總扇區(qū)數(shù)，該分區(qū)中的扇區(qū)總數(shù) SD卡的引導(dǎo)扇區(qū) DBR位于文件系統(tǒng)開頭，占用 1扇區(qū)，在這 512字節(jié)中，其實又是由跳轉(zhuǎn)指令（ 0x00～ 0x02）、廠商標(biāo)志和操作系統(tǒng)版本號（ 0x03～x0A）、 BPB（ BIOS Parameter Block）（ 0x0B～ 0x23）、擴展 BPB（ 0x24～0x3D）、 OS引導(dǎo)程序（ 0x3E～ 0x01FD）和結(jié)束標(biāo)志幾部分組成 [12]。 下面結(jié)合所使用的 SD卡 來 介紹文件系統(tǒng)原理。 SPI接口的缺點：沒有指定的流控制，沒有應(yīng)答機制確認(rèn)是否接收到數(shù)據(jù)，數(shù)據(jù)傳 輸速度較慢，最高只能達(dá)到： 4M比特每秒。完成一位數(shù)據(jù)傳輸，輸入也使用同樣 的 原理。 SPI是一種高速的、全雙工、 同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為 PCB在布局節(jié)省空間上 提供方便 ，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議 。 SD 卡的結(jié)構(gòu)能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域， 它被廣泛地于便攜式裝置上使用， 例如數(shù)碼相機、個人數(shù)碼助理 （ PDA） 和多媒體播放器等。 2． 寫字節(jié) :得到確認(rèn)信息：此時 SCL 為低， FPGA 傳出 8 位數(shù)據(jù)，當(dāng)?shù)?9個時鐘到來的時候 ， FPGA 收到一個來自 STA013 的確認(rèn)信息。 I2C 數(shù)據(jù)總線傳送時序如圖 33 所示 。為了保證數(shù)據(jù)可靠地傳送，任一時刻總線只能有由某一臺主機控制一個微處理器應(yīng)該在總線空閑時發(fā)啟動數(shù)據(jù)，為了妥善解決多 臺微處理器同時發(fā)啟數(shù)據(jù)傳送（總線控制權(quán)）的沖突，并決定由哪一臺微處理器控制總線。 I2C 總線的運行（數(shù)據(jù)傳輸）由主機控制。 （ 3） 解碼：該過程由 STA013 的 DSP 核來進行，它先通過 MP3 頭 文件 來識別歌曲的一些解碼參數(shù) 從而自動適應(yīng)不同的 MP3 歌曲的解碼，如通過識別 信號的采樣頻率來自動調(diào)整其輸出的時鐘頻率。 D/A 轉(zhuǎn)換芯片采用的是 24bit 串行數(shù)模轉(zhuǎn)換芯片 CS4331，它支持的采樣頻率從 2KHz～ 100KHz 可變，能輸出“錄音線等級” （ linelevel） 的高品質(zhì)音頻信號。 MP3 解碼硬件電路方案設(shè)計及實現(xiàn) 電路中的解碼芯片選擇的是 ST（意法半導(dǎo)體）公司的一款集成度較高、靈活性較強的解碼芯片 STA013。 其中硬件部分如處理器用 Altera公司的 Nios II軟核來實現(xiàn)， MP3音樂文件存儲于外部 的 SD卡中 ， DE2開發(fā)板上有 4個為用戶預(yù)留的按鈕可以用來輸入， 作為MP3播放器的功能鍵， 輸出可以使用開發(fā)板上的輸出口來接音頻設(shè)備，用戶與開發(fā)板的交互可以使用開發(fā)板上 RS232串行口和 JTAG口。 根據(jù)功能需要劃分系統(tǒng)模塊，對需求進行分析如下： ，需要一個開發(fā)板與 PC交互的接口。即使使用二十四分之一的壓縮因子，仍然比單純降低采樣率的音質(zhì)要好。 軟 硬 件 混合實現(xiàn) 硬件實現(xiàn) 軟件實現(xiàn) 約束 系統(tǒng)成本 系統(tǒng)性能 xx 大學(xué)學(xué)士學(xué)位論文 11 第 3章 MP3 播放器 硬件系統(tǒng)設(shè)計方案 MP3 原理 MP3 是 MPEG 標(biāo)準(zhǔn)中的音頻標(biāo)準(zhǔn)中的一部分。 Sopc 中的部件大多都由軟件和硬件兩種基本的實現(xiàn)方式。 SOPC 設(shè)計有 3 個大的研究領(lǐng)域 ： IP 核生成與復(fù)用技術(shù)、 軟硬件協(xié)同設(shè)計技術(shù) （ Hardware software CoDesign） ， 超深亞微米 （ Very Deep SubMicron） 集成電路設(shè)計技術(shù)。自頂向下的設(shè)計從系統(tǒng)級開始，將整個數(shù)字系統(tǒng)劃分為幾個較小模塊，然后這些模塊又分別細(xì)分為更小的模塊，直到可以用基本元件來實現(xiàn)為止。接著進行結(jié)構(gòu)設(shè)計，根據(jù)芯片的特點，將其分解為接口清晰，相互關(guān)系明確，盡可能簡單的子系統(tǒng)，得到一總體結(jié)構(gòu)。這就允許多個設(shè)計者同時設(shè)計一個系統(tǒng)中的不同模塊，且底層的設(shè)計可以用其上一層的行為級設(shè)計進行仿真驗證。 4. FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 在研究的基礎(chǔ)上提出了基于 Nios II（ SOPC） 的軟硬件協(xié)同設(shè)計、軟硬件協(xié)同劃分的方法和基于 Nios II 的軟硬件協(xié)同的開發(fā)流程。研究研發(fā)功能強大的軟硬件協(xié)同設(shè)計平臺，是這一技術(shù)逐漸走向成熟的標(biāo)志，而基于 FPGA 實現(xiàn)的 Sopc 技術(shù)，比 基于ASIC 實現(xiàn)的 SoC 技術(shù)提供了一種更靈活而成本低廉的系統(tǒng)級芯片設(shè)計方式。 有關(guān)協(xié)同仿真的研究項目中， Berkeley 大學(xué)的 Ptolemy 是最有影響的。 MP3 音頻可以按照不同的位速進行壓縮，提供了在數(shù)據(jù)大小和聲音質(zhì)量之間進行權(quán)衡的一個范圍 。它是在 1991 年由位于德國埃爾朗根的研究組織 FraunhoferGesellschaft 的一組工程師發(fā)明和標(biāo)準(zhǔn)化的。 一般而言，嵌入式系 統(tǒng)的構(gòu)架可以分成四個部分：處理器、存儲器、輸入輸出（ I/O）和軟件（由于多數(shù)嵌入式設(shè)備的應(yīng)用軟件和操作系統(tǒng)都是緊密結(jié)合的，在這里我們對其不加區(qū)分，這也是嵌入式系統(tǒng)和 Windows 系統(tǒng)的最大區(qū)別）。 在這個定義上，可從 以下 幾方面來理解嵌入式系統(tǒng)： xx 大學(xué)學(xué)士學(xué)位論文 3 1. 嵌入式系統(tǒng)是面向用戶、面向產(chǎn)品、面向應(yīng)用的，它必須與具體應(yīng)用相結(jié)合才會具有生命力、才更具有優(yōu)勢。軟硬件協(xié)同設(shè)計強調(diào)在整個設(shè)計過程中，以最優(yōu)化設(shè)計為目標(biāo)，可 以調(diào)整軟 /硬件之間的界限。 軟硬件協(xié)同 設(shè)計 SOPC 的設(shè)計過程是一項非常復(fù)雜且極具挑戰(zhàn)性的工作，沒有一套有效的設(shè)計方法很難保證芯片的正確、高效。在這二十 多 年的發(fā)展過程中，F(xiàn)PGA 的硬件體系結(jié)構(gòu)和軟件開發(fā)工具都在不斷的完善，日趨成熟。數(shù)字集成電路本身在不斷地進行更新?lián)Q代。 Nios II 。 軟件設(shè)計在 Nios II 的 IDE 環(huán)境中進行， 用 C 語言編程實現(xiàn) SD卡中存儲的MP3 和 TXT 文件的讀取，以及 LCD 顯示、 MP3 音樂的播放以及按鍵的控制。它們 極大的豐富了 我們的日常生活。 運用 SOPC 設(shè)計理念來設(shè)計數(shù)碼產(chǎn)品，能在較短的時間內(nèi)完成開發(fā)過程，還能滿足技術(shù)不斷更新?lián)Q代的需要。 各式各樣的 數(shù)碼產(chǎn)品 ， 它們 不 僅 體 積 小巧，而且功能強大， 這些產(chǎn)品在我們的生活中扮演著重要的角色，因為 它們 豐富并改善 著 我們的生活。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路 （ ASIC） 芯片，而且希望 ASIC 的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的 ASIC 芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件 （ FPLD） ，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列 （ FPGA） 和復(fù)雜可編程邏輯器件 （ CPLD） 。根據(jù) IP 核描述的所在集成電路的設(shè)計層次，或者說根據(jù)核優(yōu)化的程度， IP 可分為硬 IP、軟 IP 和固核 IP。第一種方法稱為基于核的設(shè)計 （ Corebased design） ，它將系統(tǒng)的功能劃分為不同的核，采用 IP （ Intellectual Property） 核以完成特定的設(shè)計功能。 嵌入式系統(tǒng) 嵌入式 系統(tǒng)本身是一個相對模糊的定義。所以，介入嵌入式系統(tǒng)行業(yè)，必須有一個正確的定位。而且 SOC 具有極高的綜合性，在一個硅片內(nèi)部運用 VHDL等硬件描述語言，實現(xiàn)一個復(fù)雜的系統(tǒng)。而且還非常好的保 持了原來的音質(zhì)。 國內(nèi)外文獻(xiàn)綜述 目前軟硬件協(xié)同設(shè)計領(lǐng)域的研究十分活躍， Berkeley， Princeton 等著名大學(xué)有專門的研究小組進行相關(guān)研究，在電子設(shè)計領(lǐng)域權(quán)威的學(xué)術(shù)會議， DAC （ Design Automation Conference） 和 ICCAD 上每年都有相當(dāng)篇幅的論文涉及軟硬件協(xié)同設(shè)計，每年 ACM 還召開軟硬件協(xié)同設(shè)計的專門會議 CODES。軟硬件協(xié)同仿真可看作異構(gòu)仿真的一種， Ptolemy己經(jīng)應(yīng)用于嵌入式系統(tǒng)的算法層和體系結(jié)構(gòu)層描述和驗證。北京大學(xué)計算機系楊芙清院士和程旭教授等人，已研發(fā)成功國內(nèi)第一個微處理器軟硬件協(xié)同設(shè)計平臺；上海嵌入式系統(tǒng)研究所研發(fā)的基于 FPGA 實現(xiàn)處理器的 ECNUX 研發(fā)平臺， 版本已完成，功能強大的 版本正在研發(fā)過程中。在上電的時候，由 EEPROM 內(nèi)自行啟動的加載時序把數(shù)據(jù)流加入 FPGA 中，對其內(nèi)部邏輯進行配置。當(dāng)用戶通過原理圖或 HDL 語言描述一個邏輯電路以后， FPGA 開發(fā)軟件會自動計算邏輯電路的所有結(jié)果，并把結(jié)果事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算相當(dāng)于輸入一個地址進行查表，找出相應(yīng)地址，然后輸出即可。對要完成的任務(wù)進行分解，先對最高層次中的問題進行定義、設(shè)計、編程和測試，而將其中未解決的問題作為一個子任務(wù)放到下一層次中去解決。顯然，同一功能塊可以由多種邏輯設(shè)計加以實現(xiàn)。自底向上的設(shè)計在某種意義上講可以看作上述從頂向下設(shè)計的逆過程。 S O P C 設(shè) 計 技 術(shù)軟硬件協(xié)同技術(shù)超深亞微米技術(shù)I P核復(fù)用與生成技術(shù)軟硬件劃分軟硬件協(xié)同綜合軟硬件協(xié)同模擬時延驅(qū)動邏輯技術(shù)時序綜合技術(shù)基于I P的系統(tǒng)設(shè)計技術(shù)多I P系統(tǒng)的測試與驗證I P設(shè)計技術(shù)接口綜合技術(shù)系統(tǒng)描述低壓功耗設(shè)計技術(shù) 圖 22 SOPC 技術(shù)研究的主演內(nèi)容 xx 大學(xué)學(xué)士學(xué)位論文 9 軟硬件協(xié)同 技術(shù) 在 Sopc 中，尤其是面向特定應(yīng)用的 Sopc，軟件和硬件的結(jié)合更加緊密，軟硬件 之間的功能劃分，以及軟件和硬件的實現(xiàn)都沒有固定的模式，而是隨著應(yīng)用的不同而變化。 圖 24 軟硬件劃分及實現(xiàn)方式比較 軟硬件綜合（ Synthesis）的任務(wù)是把高層次的描述自動轉(zhuǎn)化為低層次的實現(xiàn)。后來， 在 MPEGI 的基礎(chǔ)上，又提出了 MPEGII 的編碼標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的音頻部分與 MPEGI 的音頻部分在 算法上基本一致，但提供了與 CCITT 的 G722 相類似的 16KHz， KHz 和 24 KHz 的采樣速率，這樣就使得 MP3 也可以用于低比特率（ 64Kbps）語音通信中。所以在編碼的時候就沒有必要將 所有的聲音進行編碼，這樣就減小了數(shù)據(jù)量。 ：放出音樂和顯示歌曲狀態(tài)。 ? 這樣減輕 CPU運算的負(fù)擔(dān)：處理器用來參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用 ASIC來處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。 MP3 解碼電路通過 6 個 PIO 口與 DE2 開發(fā)板相連。 圖 31 MP3 解碼電路 PCB 的工作過程 （ 1） 芯片初始化： 檢查 STA013 芯片是否存在；向 STA013 傳送 SST公司提供的 “ ” 配置文件。轉(zhuǎn)換后由 CS4334 的 PIN5 和 PIN8 輸出模擬音頻信號，模擬音頻信號經(jīng) TDA2822 放大后輸出就可以 聽到解碼后的 MP3 音樂了。為了進行通訊，每個接到 I2C 總線的設(shè)備都有一個唯一的地址，以便于主機尋訪。 I2C 總線上數(shù)據(jù)的傳輸速率在標(biāo)準(zhǔn)模式下可達(dá) 100kbit/s，在快速模式下可達(dá) 400kbit/s，在高速模式下可達(dá) 。當(dāng)尋址的被控器件不能應(yīng)答時，數(shù)據(jù)保持為高 ，接著主控 器產(chǎn)生停止條件終止傳輸。在結(jié)束時， I2C 的兩條線都保持高電平，這就是 I2C 總線的禁止?fàn)顟B(tài) 。 這些優(yōu)點使得 SD 卡備受數(shù)碼產(chǎn)品的青睞。也是所有基于 SPI 的設(shè)備共有的，它們是 SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出）， SCK（時鐘）， CS（片選） 。同樣，在一個基于 SPI的設(shè)備中，至少有一個主控設(shè)備。 ? 分區(qū)引導(dǎo)扇區(qū)記錄各個分區(qū)啟動的引導(dǎo)程序 。在總共 512字節(jié)的主引導(dǎo)記錄中， MBR 的引導(dǎo)程序占了其中的 446個 字節(jié)（相對 于 扇區(qū)首地址的偏移量 0H～ 1BDH），隨后的 64字節(jié)（偏移量 1BEH～ 1FDH）為 DPT（ Disk Partition Table， 硬盤分區(qū)表），最后的兩個字節(jié) “ 55 AA” （偏移量 1FEH～1FFH）是分區(qū)有效 的 結(jié)束標(biāo)志。它包括一個稱為基本輸入輸出參數(shù)塊的區(qū)域，保留扇區(qū)的總數(shù)記錄在引導(dǎo)扇區(qū)中的一個參數(shù)中。通過簡單 地在 FAT中添加文件鏈接的個數(shù)可以任意增加文件大小和子目錄個數(shù)（只要有空簇