【正文】 2。 491:3。 483:3。 基于 FPGA 音樂硬件演奏電路設(shè)計 36 475:7。 467:3。 459:5。 451:3。 443:5。 基于 FPGA 音樂硬件演奏電路設(shè)計 35 435:2。 427:3。 419:3。 411:6。 403:6。 基于 FPGA 音樂硬件演奏電路設(shè)計 34 395:5。 387:2。 379:6。 371:2。 363:3。 基于 FPGA 音樂硬件演奏電路設(shè)計 33 355:1。 347:6。 339:5。 331:6。 323:10。 基于 FPGA 音樂硬件演奏電路設(shè)計 32 315:3。 307:9。 299:2。 292:2。 284:6。 276:5。 268:10。 261:2。 253:5。 245:3。 237:9。 229:6。 221:10。 213:9。 205:10。 198:2。 190:3。 182:3。 174:7。 166:3。 158:5。 150:3。 142:5。 134:2。 126:5。 118:5。 110:6。 102:6。 94:6。 86:3。 78:6。 70:2。 62:3。 54:4。 46:9。 38:2。 30:6。 22:3。 14:7。 06:10。2020 年 12 月 05 日 12： 10 分終于發(fā)現(xiàn)原來是 Depth 一直設(shè)為 256，沒有及時改為 512，唉！ Address_radix=dec。 else clkout=39。 begin if speaks39。039。 architecture beha of CLK4Hz is signal q2 :std_logic_vector (21 downto 0)。 在本 次課程設(shè)計的 過程中， 曾 得到 過 老師 與幾位同學 的 悉心 指導與幫助，才使 得 我們的設(shè)計非常圓滿的完成，在此 對他們 表示 我們最衷心的 感謝 ，謝謝你們！ 因?qū)W習知識的能力和時間有限，并且此次 EDA 課程設(shè)計對于我們來說還只是初體驗，因此 在本 次 的 課程設(shè)計過程 中，難免 存在 錯誤，懇請 老師給以 批評指正 ，并再次感謝曾幫助過我們的老師和幾位同學。high=39。high=39。high=39。high=39。high=39。high=39。high=39。high=39。high=39。high=39。high=39。 tone : out std_logic_vector(10 downto 0))。另外要使更改樂曲方便，主要通過重新設(shè)置音符數(shù)據(jù)文件，再對其進行 LPMROM 定制。 750KHz 的時鐘脈沖信號是給數(shù)控分頻模塊提供時鐘信號。 基于 FPGA 音樂硬件演奏電路設(shè)計 16 4 VHDL音樂硬件演奏電路系統(tǒng)仿真與調(diào)試 NoteTabs 音樂節(jié)拍和音調(diào)發(fā)生器模塊的仿真 (1) 波形仿真 將所編寫的音樂節(jié)拍和音調(diào)模塊 NoteTabs 的程序設(shè)為工程，選用 Altera公司的 Cyclone系列中的 EPIC12Q240C8 為目標芯片進行仿真。 lpm_file : STRING)。 inclock : IN STD_LOGIC 。文件編輯好后，保存時取文件名為 “”，存盤的路徑為 “g:\music \ singer”。 Address_radix = dec。 ELSE SpkS = 39。 BEGIN IF FullSpkS39。139。 基于 FPGA 音樂硬件演奏電路設(shè)計 12 END IF。039。 USE 。這就是利用數(shù)控分頻器自動演奏音樂的原理。 h 1 A d d 11 1 39。1728。 CODE=0110。139。 WHEN 1001 = Tone=10111001000 。 HIGH =39。1197。 CODE=0011。039。音樂符對應(yīng)分頻 11 位 END。輸向程序 [4]中 index[3..0]的值又由地址發(fā)生器模塊的輸出 toneindex[3..0]的輸出值和持續(xù)時間決定。 在地址發(fā)生 器的 VHDL 設(shè)計中，這個計數(shù)器的計數(shù)頻率選為 4Hz，即每一計數(shù)值的停留時間為 秒，恰為當全音符設(shè)為 1 秒，四四拍的 4 分音符持續(xù)時間。)) THEN Counter =10010000。)) then Counter = 00000000。 q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。 USE 。 u3 : Speakera PORT MAP(clk=CLK12MHZ,Tone=Tone, SpkS=SPKOUT)。 基于 FPGA 音樂硬件演奏電路設(shè)計 6 COMPONENT Speakera元件 U3 例換化 PORT ( clk : IN STD_LOGIC。 RST : IN STD_LOGIC。 節(jié)拍頻率 用于控制音長（節(jié)拍）的時鐘頻率； SEL : IN STD_LOGIC。當一個 4Hz 的時鐘來時，相應(yīng)地就從 LPMROM 中輸出一個音符數(shù)據(jù)。由于現(xiàn)有的高頻時鐘脈沖信號的頻率為 12MHz，故需先對其進行 16 分頻，才能獲得 750KHz基于 FPGA 音樂硬件演奏電路設(shè)計 2 的基準頻率。樂曲都是由一連串的音符組成，因此按照樂曲的樂譜依次輸出這些音符所對應(yīng)的頻，就可以在揚聲器上連續(xù)地發(fā)出各個音符的音調(diào)。 本課題以歌曲《媽媽的吻》來實現(xiàn)樂曲播放電路的功能。要求高等?？茖W校學生能夠自己動 手完成簡單數(shù)字器件的設(shè)計。 10 樂曲演奏音符數(shù)據(jù)文件（ 《媽媽的吻》 ） 5 頂層模塊設(shè)計流程圖 17 擴大此音樂硬件演奏電路的通用性 22 基于 FPGA 音樂硬件演奏電路設(shè)計 I 摘 要 根據(jù)國家教委與專業(yè)教學委員會對教育機構(gòu)的要求，為培養(yǎng)適應(yīng)我國 21 世紀國民經(jīng)濟發(fā)展需要的電子設(shè)置人才；同時基于國家教委面向 21 世紀電工電子課程體系改革和電工電子工科教學基地建設(shè)兩項教學改革研究成果。它運用 了 強大功能的 EDA 工具 —— 開放設(shè)計試驗箱和硬件描述語言 VHDL。樂曲中的每一音符對應(yīng)著一個確定的頻率，要想 FPGA 發(fā)出不同音符的音調(diào)，實際上只要控制它輸出相應(yīng)音符的頻率即可。本 設(shè)計 中選取 750KHz 的基準頻率。 （ 4） 樂譜發(fā)生器 本文將樂譜中的音符數(shù)據(jù)存儲在 LPMROM 中，如 “梁祝 ”樂曲 中的第一個音符為 “3”，此音在邏輯中停留了 4 個時鐘節(jié)拍，即 1 秒的時間，相應(yīng)地，音符 “3”就要在 LPMROM中連續(xù)的四個地址上都存儲。 音調(diào)頻率信號 CLK8HZ : IN STD_LOGIC。 SEL : IN STD_LOGIC。 END COMPONENT。參數(shù)傳遞映射語句 u2 : ToneTaba PORT MAP(Index=ToneIndex,Tone=Tone,CODE=CODE1,HIGH=HIGH1)。音樂節(jié)拍和音調(diào)發(fā)生器模塊 USE 。 clock : IN STD_LOGIC 。039。039。每來一個時鐘脈沖信號 (Clk)， 8 位二進制計數(shù)器就計數(shù)一次， ROM 文件中的地址也就隨著遞增，音符數(shù)據(jù) ROM 中的音符也就一個接一個連續(xù)的取出來了。這 13 個值的輸出由程序 [3]的 4 位輸入值 index[3..0]確定。音樂高 8 度指示 Tone : OUT STD_LOGIC_VECTOR (10 DOWNTO 0) )。 HIGH =39。 WHEN 0011 = Tone=10000001100 。039。 CODE=0111。1410。 HIGH =39。 WHEN 1101 = Tone=11010000100 。139。 h 7 F F \ D i v i d e C L K: C o u n t 4 [ 3 . . 0 ]A d d 04 39。 計數(shù)初值（ Tone） =2047分頻系數(shù) 而分頻系數(shù)又可有下式來求： 分頻系數(shù) =基準頻率 /音符的發(fā)生頻率 低音時 Tone 值小，分頻系數(shù)大，溢出信號周期長，揚聲器發(fā)出的聲音低， Tone 隨音樂的樂譜變化大，自動控制分頻比，實現(xiàn)了數(shù)控分頻，發(fā)生信號的頻率與音調(diào) Tone 成正比。音樂符數(shù)控分頻電路模塊 USE 。 BEGIN PreCLK = 39。 THEN Count4 := Count4 + 1。 FullSpkS = 39。 DelaySpkS : PROCESS(FullSpkS)將輸出再 2 分頻，展寬脈沖，使揚聲器有足夠功率發(fā)音 VARIABLE Count2 : STD_LOGIC。139。樂曲演奏數(shù)據(jù) DEPTH = 256 。這樣每 讀到一個地址，即可輸出其相應(yīng)的數(shù)據(jù)。 ENTITY music IS PORT ( address : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 lpm_outdata : STRING。 END SYN。這里是對 12MHz 的信號進行 16分頻得到 750KHz 的信號。這里主要通過修改分頻預置數(shù)模塊的程序， 使其實用于各種曲子的演奏。 high : out std_logic。code=00001。code=00011。code=00101。code=00111。code=01001。code=01011。code=01101。code=10001。code=10011。code=10101。code=10111。 在這次課程設(shè)計過程中使我從中學到許多以前在課本和課堂上所無法學到的，特別是在課程設(shè)計過程中查找資料的過程中從中學到許多以前在課本和課堂上所無法學到的并從中體會到許多的樂趣，從而豐富了自己，使自己無論是上課時還是在課余都感到很充實。 end CLK4Hz。) then if (q2=2500000) then5000000,2500000,1250000 q2=(others=39。 delayspks:process(speaks) 將輸再 2 分頻，展寬脈沖 （占空比變?yōu)?50%） ，使揚聲器有足夠功率發(fā)音 ，且其頻率為 375KHz variable count2:std_logic。139?！秼寢尩奈恰罚ǔ塘瞻妫非葑鄶?shù)據(jù) Depth=1024。 05:5。 13:7。 21:2。 29:6。 37:2。 45:9。 53:4。 61:3。 69:2。 77:5。 85:5。 93:5。 101:6。 109:5。 117:6。 125:6。 133:2。 141:5。 149:3。 157:5。 165:3。 173:6。 181:5。 189:4。 197:2。 204:9。 212:10。 220:10。 228:6。 236:10。 244:5。 252:6。 260:2。 267:9。 275:6。 283:6。 291:2。第一段結(jié)束 298:2。 306:9。 314:3。 322:10。 330:6。 338:5。 346:7。第三拍 354:1。 362:3。 370:2。 378:7。 386:2。 394:6。 402:6。 410:7。 418:3。 426:3。 434:2。 442:5。 450:3。 458:5。 466:3。 474:6。 482:5。 490:4。 498:2。 505:9。 513:10。 521:10。 529:6。 537:9