【正文】 或幾個執(zhí)行周期。 ?大型機的控制臺結構很復雜，其質(zhì)量如何在很大程度上影響系統(tǒng)功能的發(fā)揮和應用的方便程度。 ?常由 系統(tǒng)主時鐘 、 節(jié)拍信號發(fā)生器 和 啟停邏輯 等部件組成。 CPU的基本組成 ?教材 圖 。 ?控制器實施控制的對象是整個計算機系統(tǒng)的所有硬件，故其內(nèi)容的學習對使用和設計計算機的人至關重要。 二、操作控制 ?在保證指令控制的前提下把控制器的任務細化到一條指令內(nèi)部 —— 任一指令的功能往往由若干各微操作來實現(xiàn)，例： ? ADD M （（ M） +（ AC） → AC）的微操作。一般 PC內(nèi)容順序增 1；遇轉(zhuǎn)移類指令，將目標地址臵入 PC即可。具體地說控制器的設計有三種方法（也叫控制器的三種構成方式）： （ 1）組合邏輯的設計方法，又叫硬布線方法、常規(guī)的控制器設計方法； ?（ 2）存儲邏輯的設計方法，又叫微程序設計方法； ?（ 3）可編程邏輯陣列設計方法即 PLA設計方法。請注意其中操作控制部件的輸入與輸出。 ?一個機器周期由幾個節(jié)拍構成。 首先了解五條指令的具體內(nèi)容，詳見 0 取指令 PC+1 對指令譯碼 開始 執(zhí)行指令 取下條指令 PC+1 取指令周期 (FETCH) 執(zhí)行周期 (EXE) 一個 CPU周期 CLA指令周期 CLA指令的指令周期 —— 非訪內(nèi)指令（含義） 指令 CLA的功能：清零累加器，即 0→AC 一個 CPU周期 ALU AC 000 020 PC 000 020 ① 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS ADD 30 數(shù) 據(jù) 總 線 DBUS MDR ADD 30 IR 指令 譯碼器 操作控制器 時序產(chǎn)生器 時鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號 算術邏輯單元 累加器 程序計數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲 器 CPU ① 圖 送（ ADD指令 的）操作數(shù)地址 ALU 000 006 000 022 PC 000 030 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 30 000 006 31 40 000 006 地 址 總 線 ABUS 000 006 數(shù) 據(jù) 總 線 DBUS MDR STA 40 IR 指令 譯碼器 操作控制器 時序產(chǎn)生器 時鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號 算術邏輯單元 累加器 程序計數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲 器 CPU ① 圖 存儲和數(shù) ③ ② 取指令 PC+1 開始 指令譯碼 送轉(zhuǎn)移 地址 取下條 指令地址 PC+1 一個 CPU周期 一個 CPU周期 NOP指令和 JMP指令的指令周期 NOP：空操作，只取指令； JMP 21： 21→PC 取指令周期 執(zhí)行周期 FETCH EXE JMP指令的 指令周期 ALU 000 006 000 023 PC 000 023 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 （ 1） “ ADD R2， R0”指令完成（ R0） +（ R2） → R0的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入 PC中。 START （ PC） → AR （ M） → DR （ DR） → IR DECODE （ R2） → AR （ R1） → DR （ DR） → M （ R3） → AR （ M） → DR （ DR） → R0 （取指部分略） PCo， G， ARi R/W*=R （ RD M） DRo， G， IRi R2o， G， ARi R1o， G， DRi R/W*=W* （ WR M） 3題解答 ……..