【正文】 .................................................... 27 5 軟件設(shè)計 .................................................................................................................. 29 電子鐘模塊 ..................................................................................................... 29 溫度檢測模塊 ................................................................................................. 30 顯示電路模塊 ................................................................................................. 32 6 系統(tǒng)仿真 .................................................................................................................. 35 7 結(jié)論 .......................................................................................................................... 36 基于 CPLD的多功能溫度檢測系統(tǒng)設(shè)計 參考文獻 ...................................................................................................................... 37 致謝 ………… .…………………………………………………………………… … .25 附錄 ………………………… … ……………………………………… .…………….2 6 附錄 A 設(shè)計原理圖 …………………………………………………………… .26 附錄 B 溫度檢測系統(tǒng)程序 ……………………………………………………. 27 附錄 C 電子時鐘顯示程序 … ………………………………………………… .35 附件 附件 1 開題報告 附加 2 譯文及原文影音文件 1 緒論 引言 隨著 超大規(guī)模集成電路 (Very Large Scale Integrated circuites)的發(fā)展，硬件設(shè)計和軟件設(shè)計的結(jié)合， 片上器件的尺寸 的 縮減，金屬層數(shù)目則繼續(xù)增加 的條件下， 都有利于 CPLD/FPGA(Complex Programmable Logic Device/Field－Programmable Gate Array)在市場上的普及 ， 并推動應(yīng)用系統(tǒng)的設(shè)計走向 系統(tǒng)級芯片 設(shè)計。（ 1516 周） 6. 畢業(yè)答辯。 基于 CPLD的多功能溫度檢測系統(tǒng)設(shè)計 對每一個模塊進行分析和論證，溫度傳感器的選擇和其電路的分析都要有一個具體的說明。同時可以讓電路不 改變的情況下最大性度的擴展硬件。由于電橋輸出與溫度并非 基于 CPLD的多功能溫度檢測系統(tǒng)設(shè)計 線性關(guān)系，放大環(huán)節(jié)還需進行線性化修正。 最后， VHDL 所給出的邏輯的模擬與調(diào)試為設(shè)計工作提供了最大的空間，用戶甚至不必編寫任何測試向量便可以進行源代碼級的調(diào)試。有豐富的軟件支持 VHDL 的綜合和仿真，從而能在設(shè)計階段就能發(fā)現(xiàn)設(shè)計中的 Bug，縮短設(shè)計時間，降低成本。雖然對于簡單的邏輯，采用原始邏輯圖或布爾方程輸入可以獲得非常有效的結(jié)果，但對于復(fù)雜的系統(tǒng)設(shè)計，應(yīng) 用以上兩種方案就很容易產(chǎn)生錯誤，而必須依靠一種高層的邏輯輸入方式，這樣就產(chǎn)生了硬件描述語言 HDL（ hardware description language） ，其中符合 IEEE1076標準的 VHDL的應(yīng)用成為新一代 EDA解決方案中的首選。 該溫度檢測系統(tǒng)既有 高精度，高穩(wěn)定性、 抗干擾性強 , 應(yīng)用范圍廣等優(yōu)點，又提高了測量的自動化水平，同時具有較高的性價比。 本課題要求以可編程邏輯器件 CPLD為基礎(chǔ)，運用 VHDL語言和 EDA設(shè)計軟件 (MAX+PlusⅡ )設(shè)計 制作智能數(shù)字溫度 檢測系統(tǒng) 的專用集成芯片，結(jié)合 A/D 轉(zhuǎn)換芯片、 LED數(shù)碼管構(gòu)成一個數(shù)字檢測系統(tǒng)，實現(xiàn)對溫度的檢測和時間的顯示。如不夠填寫，可另加頁。 VHDL作為 IEEE標準的硬件描述語言和 EDA的重要組成部分，在電子設(shè)計的存檔、程序模塊的移植、 ASIC設(shè)計源程序的交付，IP核的應(yīng)用等方面擔(dān)任著不可或缺的角色。 1987 年底 ， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言 。在新的世紀中， VHDL 語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。在采用熱電偶，金屬測溫電阻， 集成溫度傳感器 三種不同傳感器時，只有使用 集成溫度傳感器 才能達到最佳的效果。用我們的 CPLD 制作的溫度計與其它實現(xiàn)方法如單片機相比，它將 單片機用以實現(xiàn)運算的硬件電路以軟件的形式下載到芯片中，例如單片機要用兩級運放來實現(xiàn)乘與減的運算，而用 CPLD 實現(xiàn)的系統(tǒng)只用 VHDL 語言在芯片內(nèi)部編程即可，降低了系統(tǒng)電路的復(fù)雜程度。隨著 EDA 技術(shù)的發(fā)展 , 基于可編程邏輯器件的電路設(shè)計簡單方便，應(yīng)用越來越廣。 至于軟件方面，程序的編寫均采用 VHDL 語言，這樣有比較好的統(tǒng)一。 本文以 Ahera 公司 MAX7000S 系列EPM7128S 為核心， 利用集成電流型溫度傳感器 AD590 實現(xiàn)智能化溫度檢測。隨著大規(guī)模集成電路技術(shù)和計算 機技術(shù)的不斷發(fā)展， EDA技術(shù)的含量正以驚人的速度上升，電子類高新技術(shù)項目的開發(fā)也更加依賴于 EDA技術(shù)的應(yīng)用。 CPLD 的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就大大地提高了數(shù)字系統(tǒng)設(shè) 計的靈活性和通用性?，F(xiàn)在 EDA 和系統(tǒng)設(shè)計工具正逐漸被理解成一個整體的概念：電子系統(tǒng)設(shè)計自動化。作為一種標準，幾乎所有的綜合仿真工具都支持它，在一個地方建立的模型可以在另外一個地方運行。由于電橋輸出與溫度并非線性關(guān)系，放大環(huán)節(jié)還需進行線性化修正。 VHDL主 要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，是一種快速的電路設(shè)計工具，功能涵蓋了電路描述，電路合成，電路仿真等三大電路設(shè)計工作。設(shè)計者可以用自己熟悉的設(shè)計工具（如原理圖輸入或硬件描述語言）建立設(shè)計， MAX+PLUSII 把這些設(shè)計轉(zhuǎn)自動換成最終所需的格式。自 90 年代初， Verilog、 VHDL、 AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計中得到了廣泛應(yīng)用。 。接著 ,計算模塊工作 ,求出二進制模數(shù)轉(zhuǎn)換數(shù)據(jù)的 12 位 BCD 碼。同時 ,CPLD 芯片技術(shù)除了大大減少集成芯片的數(shù)目 ,便于對系統(tǒng)進行擴展 ,還可以縮短開發(fā)周期降低開發(fā)成本 ,同時提高了技術(shù)保密性。因為只有靈敏度高時，與被測量變化對應(yīng)的輸出信號的值才比較大 ，有利于信號處理。但實際上，任何傳感器都不能保證絕對的線性，其線性度也是相對的。這樣就可以在滿足同一測量目的的諸多傳感器中選擇比較便宜和簡單的傳感器。 方案二：金屬測溫電阻，金屬鉑，銅，鎳等一般具有 %— %/℃ 的正的電阻溫度系數(shù) ,因而可用這些金屬絲繞制成電阻器進行測溫。 權(quán)衡以上三個方案的利弊，決定選擇方案三作為最終的設(shè)計方案。電源電壓可在 4V~6V范圍變化 ，AD590 可以承受 44V 正向電 壓和 20V 反向電壓，因而器件反接也不會被損壞。反映了 A/D 轉(zhuǎn)換器對輸入模擬量的分辨能力。其優(yōu)點是用簡單電路就能獲得高分辨率，但缺點是轉(zhuǎn)換速率極低。還有分成三步或多步實現(xiàn) AD 轉(zhuǎn)換的叫做分級型 AD，現(xiàn)代的分級型 AD 中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運算而修正特性等功能。ADC0804 釆用 CMOS 工藝 20 引腳集成芯片，分辨率為 8 位，轉(zhuǎn)換時間為 100μ S，輸入電壓范圍為 0～ 5V。 可編程芯片傳感器A / D轉(zhuǎn)換器顯 示電 路時 鐘電 路數(shù) 據(jù)預(yù) 處理 模塊 圖 溫度測量原理框圖 溫度傳感器 AD590 是美國 AD 公司研制的一種電流式集成溫度傳感器。 AD590 的應(yīng)用電路 如圖 所示： 圖 攝氏溫度測量電路 電源模塊 為了使系統(tǒng)性能穩(wěn)定我們采用穩(wěn)定的電源供電，整個電路的供電電源如圖 所示。外接負反饋電路后，輸出電壓 Uo 與輸入電壓 Ui 的運算關(guān)系僅取決于外接反饋阻抗與輸入端的外接阻抗，而與放大器本身無關(guān)。當(dāng)輸入的模擬電壓信號存在“零點漂移電壓”時，可在 UIN（ ）接一負值的零點補償電壓，變換時將自動從 UIN（ +） 中減去這一電壓基準。DB0～ DB7 是數(shù)字量輸出端 [8]。靜態(tài)顯示是每個數(shù)碼管的各筆畫段獨占一個輸出口， CPU 把要顯示的字形碼送到輸出口上，顯示字符直到選出另外一個字形碼。雖然 CPLD 可以準確通過分頻得到分秒，小時，但是當(dāng)電子鐘剛開始工作時其初始時間都是零，所以需要我們?yōu)樗O(shè)置一個初值。抖動時間的長短與開關(guān)的機械特性有關(guān)，一般為 5～ 10ms。 5 軟件設(shè)計 電子鐘模塊 對有源晶振的時鐘信號進行分頻后得到數(shù)碼管動態(tài)掃描的時鐘信號。在這個模塊中，結(jié)合 ADC0804的工作時序?qū)?shù)據(jù)轉(zhuǎn)換與接收動作劃分為若干步驟，即狀態(tài)，運用狀態(tài)機電路設(shè)計法定義各狀態(tài)，并完成各狀態(tài)間轉(zhuǎn)換的控制，使用的主要命令是： PROCESS加 CASE? WHEN語句 [9]，結(jié)構(gòu)為： PROCESS(? ,xy， ? ) BEGIN CASE xy IS WHEN SO= ? ? WHEN S1= … … WHEN OTHERS= … … END CASE； END PEOCES … … 本設(shè)計中所選用的溫度傳感器 AD590是電流輸出型，在一定溫度下相當(dāng)于一個恒流源。 (2)BCD碼轉(zhuǎn)換的實現(xiàn) 編程采用順序語句 CASE…… WHEN[10]； CASE T IS WHEN 1= A =? 00000000000l?： WHEN 3= A =? 000000000011?： WHEN 99 = A =? 000010011001?： WHEN OTHERS= A =? 000100000000?： END CASE； 系 統(tǒng) 初 始 化狀 態(tài) 信 號 為 0？啟 動 A/ D轉(zhuǎn) 換 器發(fā) 出 讀 命 令 讀 取數(shù) 字 量讀 取 結(jié) 束 ， 狀 態(tài)命 令 S 0等 待NY 圖 數(shù)模轉(zhuǎn)換流程圖 考慮到本次設(shè)計所檢測的溫度范圍很小，設(shè)計中把所有溫度對應(yīng)的模數(shù)轉(zhuǎn)換的 值都列于 CPLD 芯片中，再通過從模數(shù)轉(zhuǎn)換得來的值進行查找。 St=Q(15 DOWNTO 14)。 6 系統(tǒng)仿真 在完成溫度測量功能的 VHDL 語言描述后，在 Max plus2 軟件上即可對程序進行編譯，優(yōu)化，在邏輯功能下載之前，有必要對系統(tǒng)功能進行仿真，由于本系統(tǒng)控制功能簡單，設(shè)計過程主要對 CS， WR， RD， INTR 信號進行了仿真， Max plus2 對上述四個信號的仿真結(jié)果如圖 所示 [11]。 參考文獻 [1]包明，趙明富，陳渝光． EDA 技術(shù)與數(shù)字系統(tǒng)設(shè)計 [M]．北京：北京航空航天大學(xué)出版社， 2020 [2]王道憲，賀名臣，劉偉． VHDL 電路設(shè)計技術(shù) [M]．北京：國防工業(yè)出版社，2020 [3]林敏 ,方穎立 .VHDL 數(shù)字系統(tǒng)設(shè)計與高層次綜合 [M]．西安：電子工業(yè)出版社，2020 [4]徐志軍，徐光輝． CPLD/FPGA 的開發(fā)與應(yīng)用 [M]．西安：電子工業(yè)出版社，2020 [5]王金明 .楊吉斌 .數(shù)字系統(tǒng)設(shè)計與 Verilog HDL[M]. 北京：國防工業(yè)出版社 . [6]劉亮 .先進傳感器及其應(yīng)用 [M].北京：化學(xué)工業(yè)出版社， 2020. [7]廖裕評，陸瑞強． CPLD 數(shù)字電路設(shè)計 [M]．北京：清華大學(xué)出版社， 2020 [8]李季 .信號發(fā)生器發(fā)展淺析 [J].電子產(chǎn)品世界， 2020， 10， :65～ 75 [9]Digital Sytstem Design with VHDL[M] .Mark House of Electronics industry2020 [10]Reliability Processing Of The Circuits In CPLD Design[J]. Shaohui Cui, Zhensheng Feng Ordnance Engineering College2020,10 [