基于fpga的高速usb通信接口的設(shè)計(jì)-開題報(bào)告(更新版)
【正文】 特別是在 OTG(OnTheGo)標(biāo)準(zhǔn)推出后，突破了原先 USB標(biāo)準(zhǔn)必須有 HOST主控端的限制，可以進(jìn)行設(shè)備端的互連，令兩臺(tái)設(shè)備可以進(jìn)行 PeertoPeer的連接，應(yīng)用范圍更加廣泛。這時(shí) USB應(yīng)運(yùn)而生，它是一種快速、雙向、同步、廉價(jià)，并支持熱插拔功能的串行接口。 為了克服老式接口的上述缺陷， PC機(jī)制造商和用戶迫切需要 一種新型的外設(shè)連接方式。例如做小型局域網(wǎng)用途，組建成本低廉的星型或菊花鏈型局域網(wǎng)。它們的不同之處在于參照的時(shí)鐘不同，同步模式下，系統(tǒng) SLRD/SLWR有效時(shí)，讀 寫 FIFO操作受 IFCLK電平的跳變沿控制；異步模式下，讀寫操作只受 SLRD/SLWR電平的跳變控制，與 IFCLK無關(guān)。 固件程序架構(gòu)按照結(jié)構(gòu)化的程序設(shè)計(jì)方法，將整個(gè)程序分為幾個(gè)不同的功能模塊，如下圖所示： 固件程序框架流程圖 FALSE TURE YES NO YES NO 上電復(fù)位 初始化全局狀態(tài)變量 用戶自定義變量初始化 使能中斷 是否收到一個(gè)設(shè)置包 調(diào)用用戶功能函數(shù) 是否收到一個(gè)設(shè)置包 USB 總線空閑標(biāo)志是否設(shè)置 延時(shí)一秒重新列舉 分析執(zhí)行設(shè)備請(qǐng)求 調(diào)用 TD_SU SPEND() 掛起微控制器 調(diào)用 TD_Resume（） 本設(shè)計(jì)中系統(tǒng)的功能是將 FPGA的數(shù)據(jù)傳送到計(jì)算機(jī)，并且把計(jì)算機(jī)對(duì)下位機(jī)的控制命令傳輸?shù)较挛粰C(jī)(FPGA)。端點(diǎn) 8具有 512字節(jié)的雙緩沖區(qū)。 三 、設(shè)計(jì)（研究）進(jìn)度計(jì)劃： ～ （第 4～ 7 周） 確定設(shè)計(jì)方案 ～ （第 8 周） 畫出系統(tǒng)工作原理圖 ～ （第 9～ 13 周） 設(shè)計(jì)系統(tǒng)詳細(xì)電路圖及編寫軟件程序 ～ （第 14～ 15 周）完成畢業(yè)設(shè)計(jì)論文 ～ （第 16 周） 完成外文資料翻譯 指導(dǎo)教師意見 簽名： 月 日 教研室（學(xué)術(shù)小組）意見 教研室主任（學(xué)術(shù)小組長）（簽章）： 月 日
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1