【正文】 即Y=1； 當輸入端A=1，B=0時，輸出端Y為高電平，即Y=1； 當輸入端A=1，B=1時，輸出端Y為低電平，即Y=0； 即兩個輸入端A、B的輸入電平只要有一個是低電平0，輸出端Y就為高電平1；只有A、B兩個輸入端的電平同時為1時，輸出端Y才為低電平0。由于接入了電阻R2和負電源VEE,即使輸入的低電平信號稍大于零，也能使三極管的基極為負電位，從而使三極管能可靠地截止，輸出為高電平。 所有計數(shù)器的顯示均采用DCDHEX譯碼顯示器。設計指示： 時間以12小時為一個周期； 顯示時、分、秒； 具有校時功能，可以分別對時、分進行單獨校時，使其校正到標準時間； 計時過程具有報時功能，當時間到達正點前10秒進行蜂鳴報時； 用555多振蕩器提供表針時間基準信號。通過數(shù)字鐘的 制作進一步了解中小規(guī)模集成電路。時為十二進制計數(shù)器，顯示為00～11，個位仍為十進制，而十位為二進制，但當十進位計到1，而個位計到2時清零，就為十二進制了。在一些實用的反向器電路中，為了保證在輸入低電平時三極管可靠地截止，常在三極管的基極連接一個電阻R和一個負電源VEE。所用芯片74LS00，其邏輯框圖如下圖所示： 圖四、芯片74LS00邏輯框圖邏輯符號圖： 圖五、芯片74LS00邏輯符號邏輯功能表如下圖： 表三 74LS00 邏輯功能表邏輯函數(shù)式Y(jié)=AB 邏輯功能描述如下： 其中A、B為輸入端，Y為輸出端。只要在RD端加上低電平，輸出端v0便立即被置成低電平，不受其他輸入端狀態(tài)的影響。圖中RD為復位輸入端，當RD為低電平時，不管其他輸入端的狀態(tài)如何，輸出v0為低電平。當vI12/3VCC，vI21/3VCC時，比較器C1輸出高電平，比較器C2輸出低電平，基本RS觸發(fā)器被置1,放電三極管T截止，輸出端vO為高電平。當RC=LD=1而EP=0、ET=1時，由于這時門G16G19的輸出均為0，亦即FF0FF3均處在J=K=0的狀態(tài)，所以CP信號到達時它們保持原來的狀態(tài)不變。 其邏輯框圖如下圖： 圖十二、74LS08邏輯框圖其邏輯符號如下圖： 圖十三、74LS08邏輯符號其邏輯功能表如下： 表六、74LS08邏輯功能1A1B1Y2A2B2Y3A3B3Y4A4B4Y000000000000010010010010100100100100111111111111 其邏輯功能描述如下： 當兩個輸入端A=0，B=0時，輸出端Y為低電平0，即Y=0； 當兩個輸入端A=0，B=1時，輸出端Y為低電平0，即Y=0； 當兩個輸入端A=1，B=0時，輸出端Y為低電平0，即Y=0； 當兩個輸入端A=1，B=1時，輸出端Y為低電平1，即Y=1； 即只要兩個輸入端A、B的輸入電平有一個是低電平0，輸出端Y即為低電平0；只有A、B的輸入電平全為1，輸出端Y才為高電平1。當計數(shù)到59時，再來一個脈沖變成00，然后再重新開始計數(shù)。將開關打到手動校正的位置，即可對時、分進行校正。、秒計數(shù)部分均為六十進制計數(shù)器（顯示00～59），采用兩片74LS160來實現(xiàn)。 ，需要提前十秒報時，這可采用譯碼電路來解決，即當分為59時，且秒計數(shù)到50時，輸出一高電平，經(jīng)過一三極管驅(qū)動喇叭鳴叫，完成整點報時。但是最后的成品卻不一定與仿真時完全一樣，因為，再實際接線中有著各種各樣的條件制約著。 c) 導線的裸線部分不要露在板的上面，以