vga彩條信號顯示控制器的設(shè)計(jì)eda技術(shù)課程設(shè)計(jì)(更新版)
【正文】 附1 源程序代碼LIBRARY IEEE。這一點(diǎn)是用VHDL語言進(jìn)行設(shè)計(jì)數(shù)字邏輯電路的共同點(diǎn)，是我們學(xué)習(xí)過程中必須掌握的內(nèi)容。在水平時(shí)序中，包括以下幾個(gè)時(shí)序參數(shù)：水平同步脈沖寬度；水平同步脈沖結(jié)束到水平門的開始之間的寬度；一個(gè)視頻行可視區(qū)域的寬度；一個(gè)完整的視頻行的寬度，從水平同步脈沖的開始到下一個(gè)水平同步脈沖的開始。 顯示器每掃描完一行，再掃描一下行時(shí)會花一定時(shí)間來準(zhǔn)備，因此要滿足時(shí)序要求，見圖2 圖2 VGA行掃描時(shí)序圖同樣每掃描完一幀，再掃描下一幀行時(shí)也會花一定時(shí)間來準(zhǔn)備，因此也要滿足其時(shí)序要求，見圖3圖3 VGA場掃描時(shí)序圖對于VGA 顯示器的時(shí)序驅(qū)動要嚴(yán)格遵循“VGA工業(yè)標(biāo)準(zhǔn)”，即64048060HZ模式，否則無法顯示正確地圖像。2 系統(tǒng)總體方案 FPGA 是整個(gè)系統(tǒng)的核心，通過對其編程可輸出 RGB 三基色信號和 HS 、VS 行場 掃描同步信號。同時(shí)亦可將其作為信號源，應(yīng)用于電視機(jī)或計(jì)算機(jī)等彩色顯示器的電路開發(fā)，方便彩色顯示器驅(qū)動控制電路的調(diào)試。河南城建學(xué)院本科課程設(shè)計(jì)報(bào)告河 南 城 建 學(xué) 院EDA 技 術(shù) 課 程 設(shè) 計(jì)課題：VGA彩條信號顯示控制器的設(shè)計(jì)系 別： 電氣與信息工程學(xué)院專 業(yè)： 姓 名： 學(xué) 號： 指導(dǎo)教師： 河南城建學(xué)院2013年6月28日成績評定節(jié)省了計(jì)算機(jī)的處理過程，加快了數(shù)據(jù)的處理速度，節(jié)約了硬件成本。 實(shí)驗(yàn)環(huán)境 開發(fā)過程中采用集成工具QuartuaII實(shí)現(xiàn)設(shè)計(jì)，選用 GW48系列SOPC/EDA實(shí)驗(yàn)箱，以及一個(gè)顯示器。 VGA行同步信號HS和場同步信號VS的時(shí)序圖如圖2和圖3所示，T1為行同步消隱（約為6μs）；T2為行顯示時(shí)間（約為26μs）；T3為場同步消隱（兩個(gè)行周期）；T4為場顯示時(shí)間（480個(gè)行周期）。只是這里的基本單位為每行數(shù)據(jù)，而行數(shù)據(jù)里面的最基本單位為每個(gè)點(diǎn)不同的分辨率，時(shí)序上的時(shí)間是不一樣的。 圖9 GW48系列SOPC/EDA開發(fā)板仿真圖圖10顯示器橫彩條顯示 圖11顯示器豎彩條顯示 圖12 顯示器方格顯示圖13 顯示器橫彩條顯示圖14顯示器豎彩條顯示圖15顯示器橫彩條顯示5 課程設(shè)計(jì)體會在程序的編寫過程中，我們應(yīng)該首先分析各個(gè)端口的優(yōu)先級順序，這一點(diǎn)就可以利用if語句首先進(jìn)行判斷。我接觸了使用VHDL編程的一些基本技術(shù)和方法，初步掌握QuartusII軟件的使用方法以及硬件編程下載的基本技能，對以后EDA的繼續(xù)學(xué)習(xí)奠定了基礎(chǔ)。 SIGNAL MMD :STD_LOGIC_VECTOR(1 DOWNTO 0)。BEGIN GRB(2)=(GRBP(2)XOR MD)AND HS1 AND VS1。END IF。 END PROCESS。 END PROCESS。END IF。 END IF。IF CC 20 THEN HS1 = 39。 ELSIF CC 9 THEN GRBX = 101。 行間隔 ELSIF LL 130 THEN GRBY = 110。 END PRO
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1