【正文】
/D1012D1/D913D0/D814CLK1CS2WR3RD4SHDN6INT24CH622CH723CH420CH521MAX197+5100pFINTCSRDWRHBEN+5DATAINPUTCompany name ?抗混疊濾波器 ?信號送到 ADC之前要對信號進行抗混疊低通濾波器處理,防止高頻分量信號被采樣,產(chǎn)生頻譜混疊,而影響給定較低頻率信號的幅值分析。 ()xn ()yn ( ) ( ) ( )xynr m x n y n m?? ? ????m n ()xyrm m ()xnm()yn ()xn( ) ( ) ( )xxnr m x n x n m?? ? ????()xn m ()x n m?Company name ?當 m=0時具有極大值,即相似性最好的時候。數(shù)值運算采用浮點型,旋轉(zhuǎn)因子由查表得到。通過這四路放大,輸入信號總的動態(tài)范圍可達 100dB。當采樣率為 ,由公式,頻率分辨率可達 20Hz,降低采樣率可進一步提高頻率分辨力。另外還增加了掉電存儲回放顯示及信號頻譜顯示的功能,人機交互界面友好。系統(tǒng)對待測量的顯示 5s刷新一次。故可選用方案二,利用 FPGA快速的數(shù)據(jù)處理能力,在其中完成 2048點的浮點型 FFT。對于 50mV以下的信號又分成三個固定放大倍數(shù)不同的通路供選擇。 ?對于 的求解,在 FPGA內(nèi)部完成了 2048點的基 2時域抽取法 FFT運算。它表示信號的波形 與自身經(jīng)過 時刻后的波形 的相似程度。電路原理圖如右圖所示。電路連接圖如右圖所示: 24KR124KR258234671LF35612+12+5INPUT+1212C3C251085326741OPA277+1212OUTPUTBO14SI13NC12+VS11VS10RMSOUT9FI8BI1NC2AC3OFFSET4CS5DI6DB7AD6371uF電路連接圖 Company name 系統(tǒng)軟件的設(shè)計 ?本系統(tǒng)軟件部分由單片機和 FPGA組成,單片機主要完成用戶的輸入輸出處理和系統(tǒng)的控制, FPGA主要完成高速的處理(如信號采樣和存儲)和大計算量的處理(如 FFT),整個軟件系統(tǒng)的設(shè)計中模塊化思想貫穿始終,采用菜單選擇所用功能。系統(tǒng)的誤差受 A/D轉(zhuǎn)換的量化誤差、有限字長效應(yīng)和實際算法的影響,不過我們進行的是浮點數(shù)的 FFT運算,有限字長效應(yīng)大大減小。 LOGO