【正文】 AL MOC AL， 0 ；計(jì)數(shù)初值為 65536，先寫入低 8位字節(jié) 到 CRL，再寫入高 8位字節(jié)到 CRH OUT 40H， AL OUT 40H， AL （ 2）對 計(jì)數(shù)器 1的初始化程序 MOV AL， 0101 0100B； 寫入計(jì)數(shù)器 1的控制字， CW表示選擇 計(jì)數(shù)器 1的控制寄存器，只寫入低位字 節(jié)，方式 2和二進(jìn)制計(jì)數(shù) OUT 43， AL MOV AL， 18D ；計(jì)數(shù)初值寫入 CRL OUT 41H， AL （ 3）對 計(jì)數(shù)器 2的初始化程序 MOV AL， 1011 0110B； 寫入計(jì)數(shù)器 2的控制字， CW表示選擇 計(jì)數(shù)器 2的控制寄 存器，雙字節(jié)寫、方式 2和二進(jìn)制計(jì)數(shù) OUT 43， AL MOV AX,0533H(052EH)。 （ 65536 55ms ） =3600秒時(shí)間。 ? 設(shè)通道 0的地址為 40H，通道 1的地址為 41H，控制口地址為 43H， 8255A的口地址為 8083H。 (MODE 5) CLOCK OUTPUT(n=4) 0 1 2 3 4 4 3 2 1 0 GATE GATE OUTPUT 4 3 8253工作方式 （ 6種） ? 方式 5：硬件觸發(fā)選通 8253的初始化 例：要求計(jì)數(shù)器 0工作于方式 3，輸出方波的重復(fù)頻率為 2KHz，計(jì)數(shù)脈沖輸入為 ，采用BCD碼計(jì)數(shù)，試寫出初始化程序段。 WRn 4 3 2 1 0(3) OUTPUT GATE (RESET) OUTPUT (MODE 2) CLOCK n=4 n=3 0(4) 3 2 1 2 1 0 0(3) 3 2 1 0(3) 2 1 0(3) 2 1 ? 方式 2：可變頻率脈沖發(fā)生器 0 方式 3— 方波速率發(fā)生器 方式 3的輸出都是周期性的 ， 方式 3在計(jì)數(shù)過程中輸出有一半時(shí)間為高 ， 另一半時(shí)間為低 。 OUT輸出變高 。 – （ 5） 所有的輸入輸出引腳電平都與 TTL電平兼容 。 (4)單次計(jì)數(shù)?？刂萍拇嫫魇怯脕砜刂朴?jì)數(shù)器／定時(shí)器的工作方式，就是控制 CLK脈沖和 CATE門控信號適當(dāng)配合來產(chǎn)生 OUT端的輸出信號的形狀。此時(shí)，每當(dāng)計(jì)數(shù)執(zhí)行單元為零時(shí)，輸出端OUT輸出一個(gè)信號，同時(shí)又重新裝入計(jì)數(shù)初值寄存器內(nèi)容到計(jì)數(shù)執(zhí)行單元，重復(fù)原來的計(jì)數(shù)過程，從而在OUT端上可輸出周期性的脈沖信號。 ? 每個(gè)計(jì)數(shù)器中有四個(gè)寄存器； – ①控制寄存器 ——初始化時(shí)，將控制字寄存器 中的內(nèi)容寫入該寄存器； – ②計(jì)數(shù)初值寄存器 ——初始化時(shí)寫入該計(jì)數(shù)器的初始 值； – ③減法計(jì)數(shù)寄存器 ——計(jì)數(shù)初值由計(jì)數(shù)初值寄存器送人減法計(jì)數(shù)寄存器，當(dāng) 計(jì)數(shù)輸入端輸入一個(gè)計(jì)數(shù)脈沖時(shí)，減法計(jì)數(shù)寄存器內(nèi)容減 1，當(dāng)減到零時(shí)，輸出 端輸出相應(yīng)信號表示計(jì)數(shù)結(jié)束。 因整個(gè)計(jì)數(shù)過程中 ， OUT都維持為低 ， 直到計(jì)數(shù)到 0， 輸出變?yōu)楦?， 因此 ， 輸出為一個(gè) 單拍脈沖 。 這種方式計(jì)數(shù)也是一次性的 ， 只有在輸入新的計(jì)數(shù)值后 ， 才能開始新的計(jì)數(shù) 。 工作原理： 1) 用 82535的通道 0設(shè)定為計(jì)數(shù)方式計(jì)數(shù)，計(jì)數(shù)滿 50后，由 OUT0輸出一個(gè)負(fù)脈沖，經(jīng)反向后作為 8259A的中斷請求信號，在中斷服務(wù)程序中，啟動 82535通道 1工作，有通道 1連續(xù)輸出頻率為 2021Hz的方波信號，持續(xù) 5秒后結(jié)束。 二、 8253在 IBMPC/XT機(jī)中的應(yīng)用 AB5 AB6 AB7 AB8 AB9 ANE D7D0 RD WR A0 A1 CS 8253 A B Y2 C G2A G2B G1 DB7DB0 IOR IOW AB0 AB1 OUT0 GATE0 CLK0 OUT1 GATE1 CLK1 OUT2 GATE2 CLK2 Q D Q Q D Q amp。該輸出將作為動態(tài)刷新控制器 8237A中通道 0的 DMA請求信號 DREQ0，控制 DMA控制器完成每隔(μs)對系統(tǒng)中的動態(tài)存儲芯片進(jìn)行一次刷新操作 （ 3）計(jì)數(shù)器 2用于為系統(tǒng)中的揚(yáng)聲器發(fā)聲時(shí)提供一個(gè) 約 900Hz的方波信號 。因此，要產(chǎn)生符合采樣周期要求的時(shí)間間隔，可采用兩種方法，其一是僅用一個(gè)計(jì)數(shù)器來實(shí)現(xiàn)，但此時(shí)必須降低 CLK頻率才行，未了降低頻率必須增加分頻器之類的硬件電路，增加了硬件成本。從圖可知，若與轉(zhuǎn)軸相連的轉(zhuǎn)盤上均勻地鉆有 50個(gè)圓孔，當(dāng)旋轉(zhuǎn)時(shí)，通過光電轉(zhuǎn)換，每通過一個(gè)小孔，產(chǎn)生一個(gè)正脈沖，當(dāng)轉(zhuǎn)軸轉(zhuǎn)一圈，就會產(chǎn)生 50個(gè)脈沖通過 CLK輸入 8253計(jì)數(shù)器進(jìn)行減法計(jì)數(shù)，若假設(shè)此轉(zhuǎn)軸的速度范圍在 501000轉(zhuǎn) /秒，并設(shè) 8253的端口地址為 84H—