[電子電路]視頻信號(hào)發(fā)生器設(shè)計(jì)方案(更新版)
【正文】 3 軟件設(shè)計(jì) 本文軟件設(shè)計(jì)主要對(duì)單片機(jī)和 FPGA進(jìn)行編程。像素的產(chǎn)生主要有兩種方式，一種是通過(guò)與單片機(jī)通信得到目標(biāo)像素灰度及背景像素灰度，根據(jù)這兩種灰度產(chǎn)生像素?cái)?shù)據(jù)。此外 FPGA可以通過(guò)編程實(shí)現(xiàn)硬件的邏輯功能，大大減少了硬件設(shè)計(jì)的復(fù)雜程度。根據(jù)數(shù)字圖像的組成，可以看出如果想要生成一幅數(shù)字圖像，必須包含上述要素。因此靈活改變視頻內(nèi)容的數(shù)字視頻信號(hào)發(fā)生器的研制變得十分迫切。目前檢測(cè)圖像處理器的信號(hào)發(fā)生器多是標(biāo)準(zhǔn)的模擬視頻輸出，如文獻(xiàn)提出的模擬視頻發(fā)生器，有的雖然能產(chǎn)生數(shù)字視頻但內(nèi)容是固定的，如果對(duì)內(nèi)容進(jìn)行更改則需要對(duì)數(shù)字視頻信號(hào)發(fā)生器重新編程以達(dá)到要求，比較麻煩，不能滿(mǎn)足 日益復(fù)雜的要求。其中行同步?jīng)Q定一行的起始位置，幀同步?jīng)Q定一幀圖像的起始位置，像素時(shí)鐘決定一行有多少列圖像數(shù)據(jù)。 2 FPGA控制模塊 FPGA具有高集成度、高可靠性以及開(kāi)發(fā)工具智能化等特點(diǎn)，目前逐步成為復(fù)雜數(shù)字電路設(shè)計(jì)的理想首選。由于一行較多，可在程序中進(jìn)行限位，控制每行像素?cái)?shù)。這里主要采用把 FPGA產(chǎn)生的 TTL電平的數(shù)字視頻信號(hào)接入SN75LVDS387得到 LVDS制式的視頻信號(hào)，同時(shí)可把該 TTL數(shù)字信號(hào)接入 DS90CR285得到 CamerLink制式信號(hào)。
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1