【正文】 ............................................................................. 23 狀態(tài)機(jī) .......................................................................................................................... 23 CPLD 狀態(tài)機(jī)設(shè)計(jì) .......................................................................................................... 24 接收狀態(tài)機(jī) .................................................................................................................... 25 發(fā)送狀態(tài)機(jī) .................................................................................................................... 28 狀態(tài)圖 .......................................................................................................................... 30 其他方案選擇 ......................................................................................................................... 32 第五章 系統(tǒng)調(diào)試及結(jié)果 ................................................................................................................... 35 第六章 總結(jié)和展望 .................................................................................................................... 38 致謝 ...................................................................................................................................................... 39 參考文獻(xiàn) .............................................................................................................................................. 40 附錄 ...................................................................................................................................................... 41 河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線(xiàn) 設(shè)計(jì) 1 第一章 緒論 課題的背景和研究意義 這幾年，隨著大量支持 USB 的個(gè)人電腦的普及， USB 逐步成為 PC 機(jī)的標(biāo)準(zhǔn)接口已經(jīng)是大勢(shì)所趨。所以開(kāi)發(fā)一個(gè)基于 USB 接口的 下載 線(xiàn)可以很大的方便我們。盡管基于 USB 的仿真器價(jià)格比并口 DSP 仿真器高，但很多開(kāi)發(fā)人員還是在第一時(shí)間選用它，因?yàn)閮烧咴诜抡嫠俣壬鲜遣豢上嗵岵⒄摰摹? 用過(guò)并口仿真器的人都會(huì)埋怨其使用不方便。在一些速度要求高的應(yīng)用場(chǎng)合下仍可使用 SignalTap II 嵌入式邏輯分析儀進(jìn)行實(shí)時(shí)分析。根據(jù) 標(biāo)準(zhǔn)、 USB 協(xié)議以及 JTAG 邊界掃描原理，通過(guò)解析 QuartusII 內(nèi)部通信機(jī)制，使用 USB 芯片和 CPLD 結(jié)合，提出一種 USB 接口電路設(shè)計(jì)與實(shí)現(xiàn)方法。所以 USBBlaster 的使用顯的更加符合EDA 開(kāi)發(fā)工作者的需要。新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢(shì) —— 靈活性、產(chǎn)品及時(shí)面市 —— 和更高級(jí)性能以及集成化結(jié)合在一起，專(zhuān)為滿(mǎn)足當(dāng)今大范圍的系統(tǒng)需求而開(kāi)發(fā)設(shè)計(jì) 自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開(kāi)始， Altera 公司（ NASDAQ：ALTR）秉承了創(chuàng)新的傳統(tǒng)，是世界上 “可編程芯片系統(tǒng) ”（ SOPC）解決方案倡導(dǎo)者。 ByteBlaster II 并口下載電纜和MasterBlaster 通信電纜還能通過(guò) MAX+PLUS II 軟件 下載數(shù)據(jù)。其他還包括一些必要的時(shí)鐘電路和電壓轉(zhuǎn)換電路。 軟件主要完成的功能是時(shí)序轉(zhuǎn)化。 河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線(xiàn) 設(shè)計(jì) 7 第三章 硬件電路設(shè)計(jì) 電路器件介紹 USB 器件 FT245BM FT245BM 由 FTDI （ Future Technology Devices Int. Ltd.）公司推出，該芯片的主要功能是進(jìn)行 USB 和并行 I/O 口之間的協(xié)議轉(zhuǎn)換。 TXE為低表示當(dāng)前 FIFO發(fā)送緩沖區(qū)為空，為高表示當(dāng)前 FIFO 發(fā)送緩沖區(qū)滿(mǎn)或者正在存儲(chǔ)前一個(gè)字節(jié)，禁止向緩沖區(qū)中寫(xiě)數(shù)據(jù)。 Altera 的 MAX174。 MAX 3000A CPLD提供從 32 到 512 個(gè)宏單元， 邏輯內(nèi)核電壓，并支持通用特性和封裝。 易用的設(shè)計(jì)軟件： MAX 器件為易用的 Quartus II 網(wǎng)絡(luò)版 和 MAX+PLUS II 基礎(chǔ)版設(shè)計(jì)軟件 所支持。 FT245BM 通過(guò) 8 位并行數(shù)據(jù)口 D[0..7]和 4 位讀寫(xiě)狀態(tài)／控制口 RXF、 TXE、 RD、 WR 實(shí)現(xiàn)和微控制器交換數(shù)據(jù)，而 PC 機(jī)和 FT245BM問(wèn)通過(guò) UISB 總線(xiàn)傳輸數(shù)據(jù)。 當(dāng)主機(jī)通過(guò) USB 向外圍設(shè)備發(fā)送數(shù)據(jù)時(shí)， RXF 變低通知外設(shè)讀取數(shù)據(jù) ,外設(shè)把 RD 變低，然后變高。 電路 可用 max3378 做緩沖，優(yōu)點(diǎn)是可以支持全系列的 alteraT D I1I/O44I /O2I/O43I /O3I/O42GND4VCC441I /O5INPUT/OE240I /O6INPUT/GCLRN39T M S7INPUT/OE138I /O8INPUT/GCLK37V C C 19GND36I /O10I/O35I /O11I/O34I/O12I /O33I/O13T D O32I/O14I /O31I/O15I /O30GND16V C C 329VCC217I /O28I/O18I /O27I/O19T C K26I/O20I /O25I/O21GND24I/O22I /O23U4E P M 7604L E D 12S ta tusR 321K1110102299338844775566J6J T A G _U 11234 5678R N 210KV C C V C C V C C e pm _J T A G _T D Oe pm _J T A G _T D Ie pm _J T A G _T C Ke pm _J T A G _T M Sepm_CPLD0epm_CPLD1epm_CPLD2usb_RDusb_D6 usb_WRusb_D5 epm_CPLD3e pm _C P L D 4us b_D 7us b_D 2us b_D 4us b_D 3us b_D 1usb_D0usb_RXusb_TXc pl d_S T A T U S _L E DBRD_CLK_24MHzusb_RESET_ne th_P W R D Ne pm _C P L D [ 4..0]河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線(xiàn) 設(shè)計(jì) 14 芯片，支持低電壓的 fpga 和 cpld。 當(dāng)以上的布局和布線(xiàn)原則不能實(shí)現(xiàn)時(shí)，為 防止出現(xiàn)傳輸線(xiàn)問(wèn)題，可以采用一個(gè)小的串聯(lián)電阻（ 10 歐 ~20 歐）來(lái)減少信號(hào)前，后沿的上沖或下沖幅度，這些電阻可以衰減因電路板走線(xiàn)過(guò)長(zhǎng)產(chǎn)生的振鈴干擾，防止誤觸發(fā)。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可是部分 ,及端口 )和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 支持廣泛、易于修改。 獨(dú)立于器件的設(shè)計(jì)、與工藝無(wú)關(guān)。 CPLD 簡(jiǎn)介 CPLD（ Complex Programmable Logic Device）是 Complex PLD 的簡(jiǎn)稱(chēng) ,一種較 PLD 為復(fù)雜的邏輯元件。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（ “在系統(tǒng) ”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)其功能。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用 VHDL 編寫(xiě)的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。這種將設(shè)計(jì)實(shí) 體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn) 。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。在 PCB 板上的每一個(gè) VCC 和 GND 引腳都應(yīng)當(dāng)直接連接到 VCC 和 GND 平面上。 CPLD 出來(lái)的數(shù)據(jù)通過(guò)74HC244 緩沖后下載到目標(biāo)板上。外設(shè)向主機(jī)發(fā)送數(shù)據(jù)時(shí)，主機(jī)準(zhǔn)備好后， TXE 變低，外設(shè)在 TXE 變低期間，把 WR 變高，然后把數(shù)據(jù)寫(xiě)到 D0D7 上，再把 WR 變低，則數(shù)據(jù)就傳到主機(jī)了。 FT245BM 的 PIN1， 2,32 分別是 EEPROM 的時(shí)鐘，數(shù)據(jù)，片選線(xiàn)， 245 內(nèi)部沒(méi)有存儲(chǔ)器，要外接一個(gè) EEPROM 來(lái)存儲(chǔ) USB 端口的描述符等信息。這兩個(gè)免費(fèi)贈(zèng)送的可用于 MAX器件設(shè)計(jì)的開(kāi)發(fā)工具幫助使最終用戶(hù)系統(tǒng)的總體開(kāi)發(fā)成本最小化 多種應(yīng)用： MAX 3000A CPLD 常用于通信、計(jì)算機(jī)、消費(fèi)電子、汽車(chē)、工業(yè)和許多其他終端系統(tǒng)中。 MAX 3000A河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線(xiàn) 設(shè)計(jì) 10 器件給予了設(shè)計(jì)人員采用不同單板布局進(jìn)行設(shè)計(jì)所需的靈活性。 MAX 架構(gòu) ,為大批量應(yīng)用進(jìn)行了成本優(yōu)化。 RD信號(hào)由低變高將從 FIFO 緩沖區(qū)中讀取數(shù)據(jù)。中間的轉(zhuǎn) 換工作全部由芯片自動(dòng)完成，開(kāi)發(fā)者無(wú)須考慮固件的設(shè)計(jì)。在 可編程邏輯器件 CPLD 發(fā)送數(shù)據(jù)時(shí)， 軟件將符合 標(biāo)準(zhǔn) 的數(shù)據(jù)發(fā)送給主機(jī)，完成數(shù)據(jù)的傳輸。 CPLD 的數(shù)據(jù)也可以通過(guò)數(shù)據(jù)總線(xiàn)送回 USB控制芯片，然后轉(zhuǎn)換為 USB 的數(shù)據(jù)格式傳回主機(jī)。針對(duì)Altera 公司的 FPGA 器件 Cyclone，通過(guò)分析它的邊界掃描測(cè)試結(jié)構(gòu)和各種 JTAG指令，研究它的編程過(guò)程和編程特點(diǎn)，并提出設(shè)計(jì)方案。新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢(shì) ——靈活性、產(chǎn)品及時(shí)面市 ——和更高級(jí)性能以及集成化結(jié)合在一起，專(zhuān)為滿(mǎn)足當(dāng)今大范圍的系統(tǒng)需求而開(kāi)發(fā)設(shè)計(jì)。 目前制作 下載電纜 的公司主要是 Altera 公司 ，國(guó)內(nèi)只是根據(jù) Altera 公司 公布的一些資料進(jìn)行仿制。 目前已開(kāi)發(fā)的 USB 下載線(xiàn)一般需要在主機(jī)端另行設(shè)計(jì)軟件 CPLD 的 USB 下河海大學(xué) 2021 屆本科畢業(yè)論文 基于 C