【正文】 證芯片對(duì) MP3流解碼的靈活性，對(duì)于軟件解碼過程中如果有錯(cuò)誤的地方，很容易對(duì)軟件進(jìn)行改正。 ： 用來運(yùn)行解碼程序等。對(duì)于一些特定的應(yīng)用，比如全雙工語音通信，這么長(zhǎng)的延時(shí)將影響通話效果。 MP3 標(biāo)準(zhǔn)用盡 可能低的碼流位率實(shí)現(xiàn) CD 音質(zhì)的聲音而不會(huì)產(chǎn)生數(shù)據(jù)損失。目前，硬件的邏輯綜合已經(jīng)發(fā)展的比較成熟，但是軟件綜合以及硬件的高層次綜合都還沒有進(jìn)入實(shí)用階段。自 20 世紀(jì) 90 年代初興起以來，一直是一個(gè)非常活躍的研究領(lǐng)域，受到包括產(chǎn)品設(shè)計(jì)者和工具開發(fā)者在內(nèi)的多方重視。 對(duì)于逆向設(shè)計(jì)，無論是“自頂向下”或是“自底向上”，開始版圖解剖，電路圖提取和功能分析這幾步都是必需的，在這以后才分成不同的處理。接著進(jìn)行電路設(shè)計(jì)，邏輯圖將進(jìn)一步轉(zhuǎn)換成電路 圖。 按 照 自頂向下的方法設(shè)計(jì)時(shí) ， 設(shè)計(jì)師首先 要 對(duì)所設(shè)計(jì)的系統(tǒng)有一個(gè)全面的理解 。 Sopc 設(shè)計(jì)技術(shù) 現(xiàn)代集成電路制造工藝的改進(jìn)，使得在一個(gè)芯片上集成幾十萬甚至上百萬個(gè)邏輯門成為可能。 FPGA 的特點(diǎn)有： 1. 采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合 適 的芯片。 論文研究?jī)?nèi)容 本文研究的主要內(nèi)容是基于 Nios II 的 MP3 播放器的設(shè)計(jì)與實(shí)現(xiàn)。目前的發(fā)展趨勢(shì)是采用 SBE（ Simulation Based Design） 的思想，用仿真技術(shù)支持劃分和協(xié)同調(diào)試、分析，以便加快設(shè)計(jì)進(jìn)程。嵌入式產(chǎn)品開發(fā)中已經(jīng)有許多軟硬件協(xié)同設(shè)計(jì)技術(shù)的成功應(yīng)用實(shí)例。每分鐘音樂的 MP3格式只有 1MB 左右大小，這樣每首歌的大小只有 3～ 4 兆字節(jié)。由于絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，整個(gè)系統(tǒng)就特別簡(jiǎn)潔，不僅減小了系統(tǒng)的體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設(shè)計(jì)生產(chǎn)效率。 3. 嵌入式系統(tǒng)必須根據(jù)應(yīng)用需求對(duì)軟硬件進(jìn)行裁剪，滿足應(yīng)用系統(tǒng)的功能、可靠性、成本、體積等要求。 根據(jù) IEEE（國(guó)際電機(jī)工程師協(xié)會(huì)）的定義，嵌入式系統(tǒng)是 “控制、監(jiān)視或者輔助裝置、機(jī)器和設(shè)備運(yùn)行的裝置 ”（原文為 devices used to control, monitor, or assist the operation of equipment, machinery or plants）。專用的 IP 核通常有較好的性能，此外對(duì)系統(tǒng)的功耗能有很好的控制：而采用軟件的方法使得系統(tǒng)芯片有更大的靈活性，因?yàn)槟壳按嬖诙喾N不兼容的通信和處理協(xié)議，使用軟件實(shí)現(xiàn)便于二次開發(fā)。而軟 IP，是以行為級(jí)或 RTL 級(jí)的 Verilog 或 VHDL 代碼的形式存在，它要經(jīng)過邏輯綜合及版圖綜合才能最終實(shí)現(xiàn)在硅片上。 FPGA 硬件功能不是預(yù)先確定好的，而是支持您對(duì)產(chǎn)品特性和 功能進(jìn)行編程，以適應(yīng)新標(biāo)準(zhǔn)，即使產(chǎn)品已經(jīng)在現(xiàn)場(chǎng)使用了，也可以針對(duì)某些應(yīng)用重新配置硬件。由于目前各種技術(shù)更新很快，開發(fā)商唯有跟上時(shí)代，不斷更新自己的產(chǎn)品，才能滿足消費(fèi)者更高的需求，在競(jìng)爭(zhēng)中求得生存。 關(guān)鍵詞 SOPC（片上可編程系統(tǒng)） ； Nios II； MP3； 軟硬件協(xié)同設(shè)計(jì) ； xx 大學(xué)學(xué)士學(xué)位論文 II Nios II System Based on the Design of MP3 Players Abstract In recent years, digital electronic products renew very fast. From the original discrete ponents to the current integrated chips, these products showing us with much powerful functions while decreasing their sizes. They provides us a great help for daily life. Sopc(System on a programmable Chip)is a flexible and efficient SOC solution proposed by Altera Corporation. It put modules that are necessary like processor,memory,input/output interface,LVDS and CDR together into a PLD device. As a result, the system can be cut、 expand、 upgraded at our will, hardware and software are programmable insystem at the same time. This paper presents a Nios II processorbased MP3 Players, the system is based on Altera39。 本文提 出一種基于 Nios II 處理器的 MP3 播放器 的具體實(shí)現(xiàn)過程 ， 系統(tǒng) 基于 Altera 公司的 DE2 開發(fā)平臺(tái) 進(jìn)行設(shè)計(jì) ， 并 利用板上的 SD 卡 作為存儲(chǔ)設(shè)備，在 Nios II 處理器上實(shí)現(xiàn) MP3 的播放 、 TXT 文件的讀取以及 LCD 液晶顯示等功能。 硬件設(shè)計(jì)主要 利用 SOPC Builder，將處理器、存儲(chǔ)器和其它所需的外設(shè) IP核 添加進(jìn)去 ，生成一個(gè)完整的自己定制的 Nios II 軟核 系統(tǒng)。s DE2 development platform using the SD card on the board as store equipment to achieve functions like MP3 playing,txt file reading and LCD displaying. Hardware design is pleted in Sopc Builder, Through adding the processor、memory and other IP cores of the peripherals to their own customized SOPC control system , generating a Nios II softcore systems of customized pletely. Combined with Quartus II EDA tools, we can precisely meet the demand of the customized system after download the core into the FPGA design of the software part was pleted in the Nios II IDE environment, and functions like reading the TXT and MP3 files stored in the SD card,LCD displaying,MP3 music playing and buttons controlling can be achieved. All of this can be programmed by C. This thesis Emphasize on the following key techniques in hardware/software codesign, it is the integration of specification, synthesis and simulation of hardware and software with unified design tools. By using hardware/software codesign, the design cycle can be shortened and design efficiency can be improved. On the other hand, designers can choose hardware or software implication method for system functions according the characteristic of function and the design constraints, in order to achieve high performance, low cost design. Through applying the SOPC design concept into the process of designing digital products, period of the development process can be shortened. Needs of the upgrading technology can be met at the same time. It39。 傳統(tǒng)器件及設(shè)計(jì)中的諸多缺陷很難適應(yīng)當(dāng)前的需要，如何在短時(shí)間內(nèi)開發(fā)出滿足需求的產(chǎn)品，是當(dāng)前亟待解決的難題。可以使用 FPGA 來實(shí)現(xiàn)專用集成電路 （ ASIC） 完成的任何邏輯功能，而且在產(chǎn)品發(fā)售后也能夠?qū)δ苓M(jìn)行更新，在很多應(yīng)用中都具有一定優(yōu)勢(shì)。固 IP 是指在結(jié)構(gòu)和拓?fù)浞矫驷槍?duì)性能和面積通過版圖規(guī)劃，它們以綜合好的代碼或通用庫元件的網(wǎng)表形式存在，介于軟核和硬核之間。 軟硬件協(xié)同設(shè)計(jì)綜合以上兩種設(shè)計(jì)方法。 這主要 是從應(yīng)用上加以定義的，從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。所以，如果能建立相對(duì)通用的軟硬件基礎(chǔ)，然后在其上開發(fā)出適應(yīng)各種需要的系統(tǒng)，是一個(gè)比較好的發(fā)展模式。 MPEG Layer 3 MP3 全稱是 動(dòng)態(tài) 影像專家壓 縮標(biāo)準(zhǔn)音頻 層面 3（ Moving Picture Experts Group Audio Layer III）。使用 MP3播放器對(duì) MP3 文件進(jìn)行實(shí)時(shí)的解壓縮（解碼），這樣，高品質(zhì)的 MP3 音樂就播放出來了。 國(guó)外相關(guān)研究 ： CASTLE（ Code sign and Synthesis Tool Environment）由德國(guó)信息技術(shù)國(guó)家研究中心系統(tǒng)設(shè)計(jì)研究所開發(fā)。微處理器是嵌入式系統(tǒng)的核心，可仿真的微處理器模型是這些仿真工具的重要組成部分，但大部分工具將微處理器模型看作是不可變的。本文對(duì)軟硬件協(xié)同的相關(guān)技術(shù)進(jìn)行了 研究， 并體現(xiàn)于設(shè)計(jì)中。 2. FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。但如此大規(guī)模的電路設(shè)計(jì)是不可能由一個(gè)或幾個(gè)設(shè)計(jì)工程師來完成而不出錯(cuò)。 然后從頂層開始 ,連續(xù)地逐層向下分解 ， 直 到系統(tǒng)的 所有模塊都小到便于掌握為止 。在很多情況下，這是需進(jìn)行硬件仿真的，以最終確定邏輯設(shè)計(jì)的正確性。 Sopc 的設(shè)計(jì)過程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒有一套有效的設(shè)計(jì)方法很難保證芯片的正確、高效。典型的軟硬件協(xié)同設(shè)計(jì)流程如圖 23 所示。因此，現(xiàn)在還難以從軟硬件劃分所得的高層描述自動(dòng)綜合出在功能和性能上滿足要求的軟硬件。如果對(duì)于一段聲音不進(jìn)行壓縮的話，那么每存儲(chǔ)一分鐘的立體聲 CD 音質(zhì)音樂必須用 10Mbit，這是一個(gè)十分大的開銷。 MP3 播放器的系統(tǒng)需求 MP3 播放器最主要的功能便是實(shí)現(xiàn)音樂的播放 。 MP3解碼的解碼器。 由于解碼過程中需要執(zhí)行大量的算法，這將會(huì)增加處理器的負(fù)荷，降低處理器性能。 STA013 通過 I2C 接口接收輸入數(shù)據(jù)，解碼后的信號(hào)可以是立體聲、單聲道或者雙聲道 的數(shù)字輸出，可以通過 PCM 輸出接口，直接送去 D/A 轉(zhuǎn)換芯片處理。它同時(shí)還可以自動(dòng)探測(cè) MP3 的采樣頻率（ 、 48KHz 等 ） 并合理調(diào) DAC 的時(shí)鐘。 I2C 串行總線有兩根信號(hào)線：一根雙向的數(shù)據(jù)線 SDA；另一根是時(shí)鐘線 SCL。 本設(shè)計(jì)中 FPGA 作為主機(jī)， STA013 作為從機(jī)通訊。輸出到 SDA線上的每個(gè)字節(jié)必須是 8 位，每次傳輸?shù)淖止?jié)不受限制，每個(gè)字節(jié)必須有一個(gè)應(yīng)答為 ACK。 圖 34 合法數(shù)據(jù)格式 I2C 總線有如下四種基本操作： 1． 開始條件 :SDA 由高到低躍變， SCL 為高。 SD 卡簡(jiǎn)介及 FAT16 文件系統(tǒng)構(gòu)成介紹 SD 卡（ Secure Digital Memory Card） 中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備 ， 不需要額外的電源來保持其上記憶的信息。 同步外設(shè)接口 （ SPI） 是由摩托羅拉公司開發(fā)的全雙工同步串行總線 ， SD總線允許強(qiáng)大的 1線到 4線數(shù)據(jù)信號(hào)設(shè)置 ， 不同的總線訪問方式其引腳功能定義不同。這就是SCK時(shí)鐘線存在的原因，由 SCK提供時(shí)鐘脈沖， SDI、 SDO 則基于此脈沖完成數(shù)據(jù)傳輸。 SPI還是一個(gè)數(shù)據(jù)交換協(xié)議：因?yàn)镾PI的數(shù)據(jù)輸入 線 和輸出線獨(dú)立，所以允許同時(shí)完成數(shù)據(jù)的輸入和輸出。 ? 用戶數(shù)據(jù)區(qū)用于存放用戶數(shù)據(jù)及子目錄 。在本系統(tǒng)能夠 SD卡只作為一種存儲(chǔ)介質(zhì)使用，且整個(gè)系統(tǒng)作為一個(gè)分區(qū)處理。它包含有兩份文件分配表，是分區(qū)信息的映射表，指示簇是如何存儲(chǔ)的。每個(gè)文件根據(jù)它的大小可能占有一個(gè)或者多個(gè)簇；這樣，一個(gè)文件就由這些這些（稱為單鏈表）簇鏈表示。 FAT16的 每個(gè) FAT 項(xiàng)占兩個(gè)字節(jié)，不同的表項(xiàng)值有不同的含義，下面是 FAT16 的表項(xiàng)值對(duì)應(yīng)表。它是在根目錄中存儲(chǔ)文件和目錄信息的目錄表。 表 24 磁盤分區(qū)表 偏移量 字段長(zhǎng)度 值 字段名和值定義 0x01BE BYTE 0