專用集成電路概念及設(shè)計流程(完整版)
【正文】 μm / xj? 柵氧化層厚度 (nm) – 5nm (50A) / d? 工作電壓 (V) – ,? 速度功耗乘積 (μJ) 13關(guān)于速度功耗積? 是衡量超大規(guī)模 IC產(chǎn)品設(shè)計水平的重要標(biāo)志? 在 ASIC設(shè)計的每一步 , 都有對產(chǎn)品速度、功耗進行決擇、控制的能力 (速度、功耗是一對矛盾 )– 在系統(tǒng)設(shè)計一級，算法的確定非常重要 , 并行算法速度快但功耗大；串行算法則反之。– 在邏輯設(shè)計一級 ,是否采用諸如超前進位鏈之類的附加電路，對芯片速度的影響也非常明顯 14器件結(jié)構(gòu) /電路形式對速度、功耗的影響? 器件結(jié)構(gòu)對速度、功耗的影響– 雙極型器件速度快 , 但功耗大 。② 優(yōu)化的電路設(shè)計 用最少的器件實現(xiàn)特定的邏輯功能。③ 優(yōu)化的器件設(shè)計 盡量減小器件版圖尺寸。? 電路形式對速度、功耗的影響– 同是雙極型器件， ECL電路快于 TTL電路（后者器件進入深飽和區(qū)而前者只達(dá)臨界飽和點）– 同是 MOS型器件， CMOS電路功耗低于單純NMOS或 PMOS電路（后者有靜態(tài)功耗而前者無靜態(tài)功耗）15ASIC成本? 每個芯片 (chip)的成本可用下式估算 :? 總成本 = 設(shè)計成本 + 光罩成本 + 制造成本
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1