【正文】 操作控制器。因此，狀態(tài)條件寄存器是一個(gè)由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器。其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元 ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。在這種情況下下一條從內(nèi)存取出的指令將由轉(zhuǎn)移指令來規(guī)定，而不是像通常一樣按順序來取得。 指令譯碼器 就是做這項(xiàng)工作的。根據(jù)需要，可以擴(kuò)充其數(shù)目。 CPU的基本組成 CPU的基本部分由 運(yùn)算器、 cache和 控制器三大部分組成。程序是一個(gè)指令序列，這個(gè)序列明確告訴計(jì)算機(jī)應(yīng)該執(zhí)行什么操作，在什么地方找到用來操作的數(shù)據(jù)。 ★操作控制 一條指令的功能往往是由若干個(gè)操作信號的組合來實(shí)現(xiàn)的，因此， CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn) ★ 時(shí)間控制 對各種操作實(shí)施時(shí)間上的定時(shí)稱為時(shí)間控制。相對控制器而言，運(yùn)算器接受控制器的命令而進(jìn)行動作 ，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。當(dāng)執(zhí)行一條指令時(shí)，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器。在程序開始執(zhí)行前必須將它的起始地址，即程序的一條指令所在的內(nèi)存單元地址送入 PC，因此 PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址。 地址寄存器的結(jié)構(gòu)和數(shù)據(jù)緩沖寄存器、指令寄存器一樣，通常使用單純的寄存器結(jié)構(gòu)。在這種情況下，需要在指令格式中對寄存器號加以編址。 根據(jù)設(shè)計(jì)方法不同，操作控制器可分為時(shí)序邏輯型、存儲邏輯型、時(shí)序邏輯與存儲邏輯結(jié)合型 三種。 時(shí)鐘周期 通常稱為節(jié)拍脈沖或 T周期。在此階段， CPU的動作只有一個(gè)，那就是把指令寄存器中的地址碼部分 (30)裝入地址寄存器，其中 30為內(nèi)存中存放操作數(shù)的地址。 3. 存儲和數(shù) 執(zhí)行階段的第三個(gè) CPU周期中，累加寄存器的內(nèi)容傳送到緩沖寄存器，然后再存入到所選定的存儲單元 (40)中。 第五條 JMP指令的指令周期由兩個(gè) CPU周期組成，如下圖所示。 我們把前面的五條典型指令加以歸納，用方框圖語言表示的指令周期如下圖所示。 (2) “SUB R1， R3”指令是一條減法指令，其指令周期流程圖如圖（ b)所示。 硬布線控制器中，時(shí)序信號往往采用 主狀態(tài)周期 節(jié)拍電位 節(jié)拍脈沖 三級體制。常用的有 同步控制、異步控制、聯(lián)合控制 三種方式，其實(shí)質(zhì)反映了時(shí)序信號的定時(shí)方式。 情況 1 大部分操作序列安排在固定的機(jī)器周 期中，對某些時(shí)間難以確定的操作則 以執(zhí)行部件的“回答”信號作為本次操 作的結(jié)束； 情況 2 機(jī)器周期的節(jié)拍脈沖數(shù)固定，但是各 條指令周期的機(jī)器周期數(shù)不固定。 具體的微指令結(jié)構(gòu)如下圖所示?？刂拼鎯ζ鞯淖珠L就是微指令字的長度，其存儲容量視機(jī)器指令系統(tǒng)而定，即取決于微程序的數(shù)量。地址轉(zhuǎn)移邏輯就承擔(dān)自動完成修改微地址的任務(wù)。 機(jī)器指令與微指令的關(guān)系 【 問 】 一會兒取機(jī)器指令，一會兒取微指令，它們之間到底是什么關(guān)系 ? 【 解 】 1. 一條機(jī)器指令對應(yīng)一個(gè)微程序，這個(gè)微程序是由若干條微指令序列組成的。每一框表示一條微指令。例如 3位二進(jìn)位譯碼后可表示 7個(gè)微命令， 4位二進(jìn)制位譯碼后可表示 15個(gè)微命令。在這種方法中，微地址寄存器通常改為計(jì)數(shù)器。 【 例 3】 微地址寄存器有 6位 (μA5μA0)，當(dāng)需要修改其內(nèi)容時(shí)，可通過某一位觸發(fā)器的強(qiáng)置端 S將其置“ 1”。IR4IR0 其一般格式如下： 控制字段 判別測試字段 下一地址字段 按照控制字段的編碼方法不同，水平型微指令又分為三種：全水平型 (不譯法 )微指令 , 字段譯碼法水平型微指令，以及直接和譯碼相混合的水平型微指令。 (1) 寄存器 寄存器傳送型微指令 其功能是把源寄存器數(shù)據(jù)送目標(biāo)寄存器。 9位 D字段不足以表示一個(gè)完整的微地址，但可以用來替代現(xiàn)行 μPC的低位地址。采用動態(tài)微程序設(shè)計(jì)時(shí)，微指令和微程序可以根據(jù)需要加以改變，因而可在一臺機(jī)器上實(shí)現(xiàn)不同類型的指令系統(tǒng)。 硬布線控制器的基本原理 ： C=f(Im,Mi,Tk,Bj) 2. 指令執(zhí)行流程 在用硬布線實(shí)現(xiàn)的操作控制器中，通常時(shí)序產(chǎn)生器除了產(chǎn)生節(jié)拍脈沖信號外，還應(yīng)當(dāng)產(chǎn)生 節(jié)拍電位 信號。 3. 微操作控制信號的產(chǎn)生 在微程序控制器中，微操作控制信號由微指令 在硬布線控制器中，某一微操作控制信號由布 設(shè)計(jì)微操作控制信號的方法和過程是，根據(jù)所有機(jī)器指令流程圖，尋找出產(chǎn)生同一個(gè)微操作信號的所有條件，并與適當(dāng)?shù)墓?jié)拍電位和節(jié)拍脈沖組合，從而寫出其布爾代數(shù)表達(dá)式并進(jìn)行簡化，然后用 為了防止遺漏，設(shè)計(jì)時(shí)可按信號出現(xiàn)在指令流程圖中的先后次序書寫，然后進(jìn)行歸納和簡化。T 4 RD = M1+M3 8088CPU的內(nèi)部結(jié)構(gòu)如下： 圖 8088 CPU 的內(nèi)部結(jié)構(gòu) IBM 370 系列 CPU IBM 370 系列機(jī) 其字長 32位， ALU部件按功能不同分為如下三個(gè)子部件： (1) 定點(diǎn)運(yùn)算，包括整數(shù)計(jì)算和有效地址的 計(jì)算； (2) 浮點(diǎn)運(yùn)算； (3) 變長運(yùn)算，包括十進(jìn)制算 術(shù)運(yùn)算和字符 IBM370 系列機(jī)的內(nèi)部結(jié)構(gòu)如下圖所示。而外部數(shù) (5) 地址信號線擴(kuò)充到 32位，可以處理 4GB的物理存儲空間。 計(jì)算機(jī)的并行處理技術(shù)概括起來主要有以下三種形式： 1. 時(shí)間并行 2. 空間并行 3. 時(shí)間并行 +空間并行 1. 時(shí)間并行 時(shí)間并行指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊地使用同一套硬件設(shè)備的 時(shí)間并行性概念的實(shí)現(xiàn)方式就是采用 流水處理部件 。 流水 CPU的結(jié)構(gòu) 1. 現(xiàn)代流水計(jì)算機(jī)的系統(tǒng)組成原理如下圖所示。 圖 (c)表示流水計(jì)算機(jī)的時(shí)空圖。 處理機(jī)流水線 ：又稱為宏流水線，是指程序步驟的并行。假定一條指令流水線由五段組成。當(dāng)執(zhí)行轉(zhuǎn)移指令時(shí)，依據(jù)轉(zhuǎn)移條件的產(chǎn)生結(jié)果，可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo) 為了減小轉(zhuǎn)移指令對流水線性能的影響， (1) 延遲轉(zhuǎn)移法 (2) 轉(zhuǎn)移預(yù)測法 (1) 延遲轉(zhuǎn)移法 : 由編譯程序重排指令序列來實(shí)現(xiàn)。 第 (2)組指令中， I3指令應(yīng)先讀出 R3內(nèi)容并存入存儲單元 M(x)，然后在 I4指令中將運(yùn)算結(jié)果寫入 R3。 CPU外部地址總線寬度是 36位，但一般使用32位寬，故物理地址空間為 4096MB(4GB)。以CISC結(jié)構(gòu)實(shí)現(xiàn)超標(biāo)量流水線，并有轉(zhuǎn)移目標(biāo)緩沖器（ BTB）方式的轉(zhuǎn)移預(yù)測能力，堪稱為當(dāng)代 CISC機(jī)器的經(jīng)典之作。 (8) (9) 支持指令流水并強(qiáng)調(diào)指令流水的優(yōu)化使用。指令派遣單元總是發(fā)出單一地址，然后從指令 cache取出此地址及下一地址的兩條指令。當(dāng)指令執(zhí)行完畢并將結(jié)果寫回此目的寄存器時(shí)，該位被清除。只有前面的所有指令執(zhí)行完，這條指令才到達(dá)隊(duì)首 。 【 例 5】 超標(biāo)度為 2的超標(biāo)量流水線結(jié)構(gòu)模型如圖 (a)所示。 【 解 】 (1) 由于 I1， I2間有 RAW相關(guān)， I2要推遲一個(gè)時(shí)鐘才能發(fā)射。 多媒體技術(shù)解決的主要問題有： 1. 多媒體技術(shù)很重要的內(nèi)容是對圖像與聲音進(jìn)行操作、存儲與傳送。 對第一個(gè)課題， Microsoft開發(fā)的視窗 95至視窗 2022系列多媒體 OS版獲得了很大成功。 1. MMX數(shù)據(jù)類型 MMX技術(shù)定義了三種打包的數(shù)據(jù)類型及一種 64位字長的數(shù)據(jù)類型。它非常利于 MMX指令的加速執(zhí)行。使用一種偽 FIFO算法對它們進(jìn)行調(diào)度，取得執(zhí)行結(jié)果的偽操作立即返回指令緩沖池。隨著高密度集成電路技術(shù)的發(fā)展，當(dāng)今的 C PU芯片變成運(yùn)算器、 cache和控制器三大部分，其中還包括浮點(diǎn)運(yùn)。調(diào)遣 /執(zhí)行單元在一個(gè) CPU周期內(nèi)最多能執(zhí)行 5個(gè)微操作 (每個(gè)端口 1個(gè) )，但一般是執(zhí)行 3個(gè)微操作，故稱這種指令流水線是超標(biāo)度為 3 回收單元 其功能是檢查指令緩沖池中的微操作狀態(tài)，找出那些已被執(zhí)行完的微操作，并且按原始順序?qū)λ鼈冎匦屡判颉? 圖 動態(tài)執(zhí)行技術(shù)核心結(jié)構(gòu)示意圖 實(shí)現(xiàn)動態(tài)執(zhí)行的關(guān)鍵 ：取消傳統(tǒng)的“取指” 和“執(zhí)行”兩階段之間指令需要線性排列的限制，而使用一個(gè)指令緩沖池以開辟一個(gè)較長的指令窗口，以便允許執(zhí)行單元能在一個(gè)較大的范圍內(nèi)調(diào)遣和執(zhí)行已譯碼過的程序指令流。四 緊縮字節(jié)類型 ： 8個(gè)字節(jié)打包成一個(gè) 64位數(shù)據(jù)緊縮字類型 ： 4個(gè)字打包成一個(gè) 64 緊縮雙字類型 ：兩個(gè) 32位的雙字打包成一個(gè)64 四字類型 ：一個(gè) 64位數(shù) 2. MMX 8個(gè) MMX寄存器 MM0～ MM7的寬度為 64位，但它們沒有單獨(dú)設(shè)置而是借用浮點(diǎn)處理單元中的 8 個(gè) (80位 )數(shù)據(jù)寄存器，它是通過使用“別名”的辦法來實(shí)現(xiàn)的。 3. 為了在計(jì)算機(jī)系統(tǒng)中增加多媒體數(shù)據(jù)的獲取功能、壓縮解壓功能、實(shí)時(shí)處理功能、多媒體數(shù)據(jù)的 I/O與通信功能，在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)領(lǐng)域需要做三方面的改進(jìn)： 第一 ，選擇專用芯片和專用插卡來擴(kuò)充功能，如聲卡、視頻卡、網(wǎng)卡、內(nèi)接或外接調(diào)制解調(diào)器。但是進(jìn)行管理、操作、存儲的圖像并不只是數(shù)量很少的靜止圖像，而是符合視頻標(biāo)準(zhǔn)的每秒 30幀的彩色圖像。注意， I5實(shí)際上已在時(shí)鐘 6執(zhí)行完畢，但一直推遲到時(shí)鐘 9才寫回，這是為了保持按序完成。 F， D，W 段只需 1個(gè)時(shí)鐘周期完成。 對于轉(zhuǎn)移處理， 88110使用了 延遲轉(zhuǎn)移法 和 目標(biāo)指令 cache(TIC)法 。否則，指令必須停頓等待這些位被清除。若這對指令的第一條指令由于資源沖突或數(shù)據(jù)相關(guān)沖突，則這一對指令都不發(fā)射，兩條指令在 F＆ D段停頓等待資源的可用或數(shù)據(jù)相關(guān)的消除。 RISC 簡單，精簡 一般小于 100 一般小于 4 一般小于 4 比較內(nèi)容 指令系統(tǒng) 指令數(shù)目 指令格式 尋址方式 指令字長 CISC 復(fù)雜，龐大 一般大于 200 一般大于 4 一般大于 4 不固定 等長 只有 LOAD/STORE指令 相差不大 絕大多數(shù)在一個(gè)周期內(nèi)完成 較容易 較長 絕大多數(shù)為硬布線控制 可訪存指令 各種指令使用頻率 各種指令執(zhí)行時(shí)間 優(yōu)化編譯實(shí)現(xiàn) 程序源代碼長度 控制器實(shí)現(xiàn)方式 軟件系統(tǒng)開發(fā)時(shí)間 不加限制 相差很大 相差很大 很難 較短 絕大多數(shù)為微程序控制 較短 較長 RISC與 CISC的主要特征對比 RISC CPU實(shí)例 —— MC 88110 CPU 1. MC 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個(gè) RISC處理器。 (1) 超標(biāo)量流水線 (2) 指令 cache和數(shù)據(jù) cache (3) 浮點(diǎn)運(yùn)算部件 (4) 動態(tài)轉(zhuǎn)移預(yù)測技術(shù) RISC CPU RISC CPU RISC的三個(gè)要素是： (1) 一個(gè)有限的簡單的指令集； (2) CPU配備大量的通用寄存器； (3) 強(qiáng)調(diào)對指令流水線的優(yōu)化。其中 2MB頁面的分頁模式必須使用 36 CPU內(nèi)部分別設(shè)置指令 cache和數(shù)據(jù) cache，外部還可接 L2cache。 pentium CPU 1. pentium的技術(shù)性能 pentium是 Intel公司生產(chǎn)的超標(biāo)量流水處理器，早期使用 5V工作電壓，后期使用 。如果這些指令是與 Ib結(jié)果無關(guān)的有用指令，那么延遲損失時(shí)間片正好得到了有效的 (2) 轉(zhuǎn)移預(yù)測法 : 用硬件方法來實(shí)現(xiàn)，依據(jù)指令過去的行為來預(yù)測將來的行為。 解決資源相關(guān)沖突的辦法 ： (1) 第 I4條指令停頓一拍后再啟動； (2) 增設(shè)一個(gè)存儲器，將指令和數(shù)據(jù)分別放 兩條指令同時(shí)訪問內(nèi)存發(fā)生資源相關(guān)沖突 2. 數(shù)據(jù)相關(guān) 在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的。數(shù)據(jù)流從第一臺處理機(jī)輸入，經(jīng)處理后被送入與第二臺處理機(jī)相聯(lián)的緩沖存儲器中。 3. 流水線分類 指令流水線 ：指令步驟的并行。這三個(gè)功能部件可以組成一個(gè) 3級流水線。目前的高性能微型機(jī)幾乎無一例外地使用了流水技術(shù)。 總線