【正文】 FPGA禁止釋放數(shù)據(jù)返回 圖43讀取FPGA數(shù)據(jù)的流程圖單片機(jī)從FPGA讀取信息后，對(duì)信息進(jìn)行計(jì)算，算出信號(hào)A的頻率，其流程圖如圖所示：調(diào)用除法，計(jì)算1千萬/A周期調(diào)用二進(jìn)制BCD轉(zhuǎn)換程序調(diào)用壓縮BCD碼轉(zhuǎn)換成單字節(jié)BCD碼程序存入數(shù)據(jù)到顯示緩存返回 圖44計(jì)算A的頻率程序流程圖由于A、B信號(hào)是兩路頻率相同、相位不同的正弦波信號(hào)，因此經(jīng)過整形電路后形成頻率相同，時(shí)間上不重合的兩路信號(hào)，這樣，F(xiàn)PGA可以計(jì)算出兩路信號(hào)的時(shí)間差，從而可以計(jì)算出A、B信號(hào)的相位差，其程序流程圖如圖所示：調(diào)用乘法，計(jì)算3600△t=N調(diào)用除法，計(jì)算N/A周期調(diào)用二進(jìn)制BCD轉(zhuǎn)換程序調(diào)用壓縮BCD碼轉(zhuǎn)換為單字節(jié)BCD碼程序存入數(shù)據(jù)到顯示緩存返回 圖45 計(jì)算AB相位差程序流程圖 MCU控制顯示模塊的軟件設(shè)計(jì) 單片機(jī)控制顯示MCU電路的功能是負(fù)責(zé)讀取FPGA采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)正弦波信號(hào)的頻率及兩路同頻率正弦波信號(hào)之間的相位差，同時(shí)通過功能鍵切換，顯示出待測(cè)信號(hào)的頻率和相位差。根據(jù)系統(tǒng)設(shè)計(jì)方案知，F(xiàn)PGA與MCU之間的數(shù)據(jù)傳送采用19根I/O口線（19bit），而dataa及datab均是19bit的二進(jìn)制數(shù)據(jù)，因此，設(shè)計(jì)一個(gè)二選一的數(shù)據(jù)選擇器，以便有選擇的將dataa或者datab送到FPGA的輸出端口data。單片機(jī)完成對(duì)FPGA的控制，使FPGA按照單片機(jī)的要求通過19根I/0線分時(shí)發(fā)送被測(cè)信號(hào)的周期數(shù)據(jù)、相位差對(duì)應(yīng)的時(shí)間差數(shù)據(jù)。由于單片機(jī)具有較強(qiáng)的運(yùn)算、控制能力，因此，我們使用單片機(jī)最小系統(tǒng)完成讀取FPGA的數(shù)據(jù)，并根據(jù)所讀取的數(shù)據(jù)計(jì)算待測(cè)信號(hào)的頻率和相位差。這樣，MCU與FPCA之間需要有握手信號(hào)，設(shè)置兩個(gè)握手信號(hào)DSEL, FEN。 當(dāng)選定f。而用FPCA設(shè)計(jì)的計(jì)數(shù)器在測(cè)量T?時(shí)有一個(gè)字的誤差，對(duì)被測(cè)信號(hào)頻率f = 20 kHz而言，下式成立 2176。時(shí)間的測(cè)量有多種方法，由一般常識(shí)可知,MCU應(yīng)用系統(tǒng)一般能較好地實(shí)現(xiàn)各種不同的測(cè)量及控制功能,但有時(shí)達(dá)不到設(shè)計(jì)要求的設(shè)計(jì)指標(biāo),然而FPGA運(yùn)算速度快、資源豐富、編程方便的特點(diǎn)，往往能滿足一些設(shè)計(jì)要求比較高的技術(shù)指標(biāo)。（5）具有頻率測(cè)量及數(shù)字顯示功能。 electronic design I39。文章主要介紹設(shè)計(jì)方案的論證、系統(tǒng)硬件和軟件的設(shè)計(jì)，給出了詳細(xì)的系統(tǒng)硬件電路圖和系統(tǒng)軟件的設(shè)計(jì)過程。 Lhe design strategy, design oI39。（2）相位測(cè)量?jī)x的輸入阻抗≥100 k。測(cè)量?jī)x有2路輸入被測(cè)信號(hào)，他們是2個(gè)同頻率的正弦信號(hào)，被測(cè)信號(hào)的頻率范圍為20 Hz～20 kHz，幅度分別為Uр～р（1～5）V，且兩者幅度不一定相等。若外接晶振為24 MHz時(shí)，相位差絕對(duì)誤差為△?=，以MCU為核心的設(shè)計(jì)方案當(dāng)被測(cè)信號(hào)頻率較高時(shí)很難滿足設(shè)計(jì)要求。s的時(shí)間間隔，為了兼顧MCU計(jì)算和時(shí)標(biāo)信號(hào)獲得的方便，我們采用周期Т?=0. 1181。s)。東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)設(shè)計(jì)（論文） 系統(tǒng)硬件設(shè)計(jì) 3 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)硬件電路總圖圖31系統(tǒng)總體電路原理 系統(tǒng)電路原理說明我們采用MCU與FPGA相結(jié)合的方案來完成低頻數(shù)字相位測(cè)量?jī)x的設(shè)計(jì)，單片機(jī)與FPGA相結(jié)合的方案，將硬件系統(tǒng)分為數(shù)據(jù)采樣處理機(jī)單片機(jī)最小系統(tǒng)兩個(gè)部分。需要注意的是，通用編程器對(duì)EPC1441編程時(shí)，要在EPC1441的腳②、腳⑤之間接一個(gè)300 pF的電容器。（2）19bit的加1計(jì)數(shù)器da，完成對(duì)clkf的計(jì)數(shù)，以便分別得到與相位差對(duì)應(yīng)的時(shí)間差數(shù)據(jù)datab和待測(cè)信號(hào)的周期數(shù)據(jù)datas。 MCU部分的軟件設(shè)計(jì) MCU控制FPGA電路框圖MCU控制FPGA框圖圖如下：ClkaClkbFPGA板 fenClk dsel89c5140MHz石英晶體震蕩器19bitA信號(hào)B信號(hào)圖41 FPGA 與單片機(jī)的連接控制框圖 MCU控制FPGA的軟件設(shè)計(jì)思路是：?jiǎn)纹瑱C(jī)不斷地從FPGA讀取信號(hào)的周期和A、B信號(hào)相位差所對(duì)應(yīng)的時(shí)間差，讀取數(shù)據(jù)后進(jìn)行有關(guān)計(jì)算，并通過轉(zhuǎn)換后，送出給顯示模塊，實(shí)現(xiàn)頻率和相位差的顯示。use 。clrac:out std_ogic。Signal clb:std_logic。139。BeginClka=not clkaa:Clkb=not clkbb。 仿真觀測(cè)輸出用 Loada=loada。039。End block kzxh。Dac=da。 仿真觀測(cè)輸出用End process。 thenCase rsel isWhen39。End if。 空操作 NOP ；空操作 LJMP MIAN ；重新復(fù)位啟動(dòng) END**********************************************************************PROC MULNM ； 多字節(jié)乘法子程序MULNM:NOP?？詹僮? LJMP MIAN ；重新復(fù)位啟動(dòng) END ************************************************************************PROC BCD_2BCD ；功能 將壓縮BCD碼格式轉(zhuǎn)換成單字節(jié)的BCD碼格式子程序BCD_2BCD:NOPLOOP0: CLR A MOV A,R1 MOV B,A 。PC值出錯(cuò)處理NOP ；空操作NOP ；空操作LJMP MIAN ；重新復(fù)位起動(dòng) END***********************************************************************PROC DIVD1DIVD1: NOP。=0 清除標(biāo)志CLR C 。在這次的課程設(shè)計(jì)中我設(shè)計(jì)完成了基于MCU和FPGA的數(shù)字式相位測(cè)量?jī)x的設(shè)計(jì)與制作。北京：科學(xué)出版社，1996。51系列單片機(jī)設(shè)計(jì)實(shí)例AD3=4CHMOV R1,ADB DIVMB2B:MOV A,R1 JNZ DIVM2B DEC R1 DJNZ R2,DIVMB2B SETB 0G0H RETDIVM2B: MOV R2,AD1 MOV R1,ADB MOV E0,AD3DIVM2L: MOV A,R0 SUBB A,R0 DEC R0DEC R1DJNZ R2,DIVM2LJNC DIVM20DIVM2D: LCALL SHIL1 JC DIVM2SDIVM2C:MOV R0,AD3 MOV R1,ADBMOV R2,AD1DIVM2CL:MOV A,R0 SUBB A,R1 DEC R0 DEC R1 DJNZ R2,DIVM2CL JC DIVM2EDIVM2S: INC ADA MOV R2,AD1 MOV R2,AD3 MOV R1,ADBLCALL SUBMBBDIVM2E: DJNZ R3,DIVM3D RETDIVM20:SETB 0F0H RET DB 02H,12HSHIL1: MOV R2,AD0 MOV R0,ADASHIL,1B: CLR CSHILL: MOV A,RO RLC A MOV RO,A DEC RO DJNZ R2,SHILL RETSUBMB: MOV R2,ADO 。 2N BYTE/N BYTE=N BYTE,HERE=3 IN 3IH 。PC值出錯(cuò)處理 NOP 。M=3 MOV 30H,03H MOV 31H,03HMULTT MOV A,AD0 MOV E3,AD1 MOV R2,A ADD A,R3 INC A MOV AD2,A MOV A,ADB CLR C SUBB A,R3 MOV AD6,A MOV R1,A SUBB A,R2 MOV AD5,A INC R2MULNMZ:: MOV R1,00H DEC R1 DJNZ R2,MULNMZMULNML: MOV R2,AD0 MOV