數(shù)字邏輯實(shí)驗(yàn)報(bào)告(完整版)
【正文】 else dataout=39。use 。保存波形文件后，點(diǎn)擊”processing“中”Generate functional simulation netlist”,命令產(chǎn)生功能仿真網(wǎng)表。 3. 點(diǎn)擊File中得New建立一個(gè)波形文件。 ponent tri_s port(enable,datain:in std_logic。 2. 行為描述編譯成功后，關(guān)閉QuartusⅡ軟件平臺(tái)，再重新打開(kāi)QuartusⅡ軟件平臺(tái)，點(diǎn)擊File中得New Project新建工程。 then dataout=datain。五．三態(tài)門(mén)實(shí)驗(yàn)步驟：1. 打開(kāi)QuartusⅡ軟件平臺(tái)，點(diǎn)擊File中得New建立一個(gè)VHD文件。二、實(shí)驗(yàn)內(nèi)容 1．用邏輯圖和VHDL語(yǔ)言設(shè)計(jì)三態(tài)門(mén)，三態(tài)門(mén)的使能端對(duì)低電平有效。實(shí)質(zhì)電路分析時(shí)高阻態(tài)可作開(kāi)路理解。end tri_s。end bhv；點(diǎn)擊File/Save as以“.vhd”為擴(kuò)展名存盤(pán)文件，命名為“”,保存時(shí)勾選“Add file to current file”選項(xiàng)。 b:out std_logic)。end santaimen。點(diǎn)擊”View”中的”Zoom out”命令縮小波形顯示。界面6OC門(mén)實(shí)驗(yàn)步驟1. 打開(kāi)QuartusⅡ軟件平臺(tái)，點(diǎn)擊File中得New建立一個(gè)VHD文件。039。點(diǎn)擊“processing”選擇“Analyze current file”,檢查語(yǔ)法錯(cuò)誤直至出現(xiàn)圖11.點(diǎn)擊“processing”中的“start”選擇”start analysis amp。end jidianji。點(diǎn)擊“File”中“Save”,保存在工程文件夾里，命名為“”.點(diǎn)擊“processing”選擇“Analyze current file”,檢查語(yǔ)法錯(cuò)誤直至出現(xiàn)圖14.點(diǎn)擊“processing”中的“start”選擇”start analysis amp。 波形仿真及驗(yàn)證。七．Programming芯片編程因?yàn)闆](méi)有數(shù)據(jù)線，暫時(shí)沒(méi)有進(jìn)行芯片編程。我會(huì)回去多問(wèn)問(wèn)同學(xué)，上網(wǎng)找資料了解的。三態(tài)門(mén)的使能端可對(duì)低電平有效。出現(xiàn)成功后提示如下圖16后，點(diǎn)擊”assignments“中”settings”，出現(xiàn)界面6。3. 點(diǎn)擊File中得New建立一個(gè)波形文件。ponent ocport(datain:in std_logic。 2. 行為描述編譯成功后，關(guān)閉QuartusⅡ軟件平臺(tái)，再重新打開(kāi)QuartusⅡ軟件平臺(tái)，點(diǎn)擊File中得New Proje
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1