【正文】 MOV BX, 00H NEXT： MOV AL, ARRAY[BX] ADD AL， 5 DAA MOV NEW[BX]，AL INC BX LOOP NEXT HLT（2） MOV CX, 06H MOV BX， 01H MOV AH, 00H MOV AL， ARRAY L1: ADD AL， ARRAY[BX] DAA ADC AH, 00H 。 存儲(chǔ)單元的物理地址：20150H+0028H=20178H 補(bǔ)充題2： 若CS＝A000H，求當(dāng)前代碼在存儲(chǔ)器中的物理地址范圍是什么？若數(shù)據(jù)段位于52000H到61FFFH的64K范圍內(nèi)，問(wèn)DS=？216。 總線周期：BIU完成一次訪問(wèn)存儲(chǔ)器或I/O端口操作所需要的時(shí)間。16. 8086系統(tǒng)中為什么要用地址鎖存器？8282地址鎖存器與CPU如何連接？216。15. 說(shuō)明8086系統(tǒng)中“最小模式”和“最大模式”兩種工作方式的主要區(qū)別是什么？216。 當(dāng)前棧頂?shù)奈锢淼刂窞椋?5000H+0800H=35800H216。 b) CS:IP=2000H:1000H 21000H216。216。帶符號(hào)數(shù)時(shí)，SF=OF=0或SF=OF=1，被減數(shù)大；SF=1，OF=0或SF=0，OF1，被減數(shù)小。216。也可分為8個(gè)8位寄存器來(lái)使用，低8位是AL、BL、CL、DL，高8位是AH、BH、CH、DH，只能存放8位數(shù)據(jù)，不能存放地址。 總線接口部件BIU的功能：地址形成、取指令、指令排隊(duì)、讀/寫操作數(shù)和總線控制。 程序計(jì)數(shù)器指向要執(zhí)行的下一條指令，順序執(zhí)行指令時(shí)，每取一個(gè)指令字節(jié)，程序計(jì)數(shù)器加1。？其功能是什么？216。 微處理器只是一個(gè)中央處理器（CPU），由算術(shù)邏輯部件（ALU），累加器和通用寄存器組，程序計(jì)數(shù)器，時(shí)序和控制邏輯部件，內(nèi)部總線等組成。216。216。第二章 作業(yè)習(xí)題課？它們的主要功能是什么？ 216。 8086CPU的寄存器有通用寄存器組、指針和變址寄存器、段寄存器、指令指針寄存器及標(biāo)志位寄存器PSW。段基址與段內(nèi)偏移地址結(jié)合形成20位物理地址。⑷采用偶校驗(yàn)方式。 用A0和BHE來(lái)選擇存儲(chǔ)體。 e)AB00H AB000H～BAFFFH:IP的組合，求出要執(zhí)行的下一條指令的存儲(chǔ)器地址。 c) DS=A000H,BX=1000H A1000H216。 它們的物理地址分別是：78500H+3121H=7B621H，78500H+285AH=7AD5AH。在兩種模式中，CPU的24~31引腳意義不同。？216。？216。（10）MOV AX, OFFSET 0A20H 錯(cuò)，OFFSET后面跟的應(yīng)該是符號(hào)地址，再把符號(hào)地址的值作為操作數(shù)。 AL←AH10＋AL, AH←00 DIV BL ；十位商在AL中，余數(shù)在AH中 MOV AVERAGE+1, AL ；存平均成績(jī)十位 MOV AL, DL ；取個(gè)位和數(shù) AND AL, 0FH AAD ； AL←AH10＋AL, AH←00 DIV BL ；個(gè)位商在AL中，余數(shù)在AH中 MOV AVERAGE, AL ；存平均成績(jī)個(gè)位 MOV AVERAGE+2, AH 。 取出字符后該單元清零 CMP AL, ‘A’ JB OTHER CMP AL, ‘Z’ JA OTHER STOSB 。 STACK SEGMENT STACK；定義堆棧段 DW 50H DUP(?) TOP LABEL WORD STACK ENDS 。 DRAM的內(nèi)容在103或106秒之后自動(dòng)消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行刷新。 片內(nèi)有1024個(gè)單元，需要10根地址線。在一般的接口電路中都要設(shè)置以下幾種端口： ⑴數(shù)據(jù)端口：用來(lái)存放外設(shè)送往CPU的數(shù)據(jù)以及CPU要輸出到外設(shè)去的數(shù)據(jù)。 8086/8088CPU采用I/O指令尋址方式，用地址總線的低16位(A15~A0)來(lái)尋址I/O端口，最多可以訪問(wèn)216＝65536個(gè)輸入或輸出端口。等輸入或輸出操作完成之后，CPU又回去執(zhí)行原來(lái)的程序。 系統(tǒng)總線也叫內(nèi)總線或板級(jí)總線，它用于微型計(jì)算機(jī)中各插件板之間的連線，也就是通常所說(shuō)的微機(jī)總線。 不可屏蔽中斷由引腳NMI引入，邊沿觸發(fā)，上升沿之后維持兩個(gè)時(shí)鐘周期高電平有效。 ⑸根據(jù)中斷類型號(hào)到中斷向量表中找到中斷向量，轉(zhuǎn)入相應(yīng)中斷服務(wù)子程序。這樣大大加快中斷處理的速度。經(jīng)過(guò)n十1個(gè)脈沖后，計(jì)數(shù)器減為0，這時(shí)OUT引腳由低電平變成高電平。但若在計(jì)數(shù)器回零前，GATE又產(chǎn)生從低到高的正跳變，則8253又將初值n裝入計(jì)數(shù)器執(zhí)行部件，重新開(kāi)始計(jì)數(shù)，其結(jié)果會(huì)使輸出的單脈沖寬度加寬。在計(jì)數(shù)過(guò)程中，當(dāng)GATE變?yōu)榈碗娖綍r(shí)，使OUT變?yōu)楦唠娖剑褂?jì)數(shù)；當(dāng)GATE從低電平變?yōu)楦唠娖?，GATE端產(chǎn)生上升沿，則在下一個(gè)時(shí)鐘脈沖時(shí)，把預(yù)置的計(jì)數(shù)初值裝入計(jì)數(shù)器，從初值開(kāi)始遞減計(jì)數(shù)，并循環(huán)進(jìn)行。若在計(jì)數(shù)過(guò)程中寫入一個(gè)新的計(jì)數(shù)值，則在現(xiàn)行計(jì)數(shù)周期內(nèi)不受影響，但當(dāng)計(jì)數(shù)值回0后，將按新的計(jì)數(shù)初值進(jìn)行計(jì)數(shù)，同樣也只計(jì)一次。當(dāng)計(jì)數(shù)器的值減為0后，GATE端又輸入正跳變觸發(fā)脈沖時(shí)，將按新寫入的初值進(jìn)行計(jì)數(shù)。 ① 8255A：A口輸入，B口輸出 8253：2MHz/2Hz＝1000000 通道0工作于方式2，取N0＝1000 通道1工作于方式0，取N1＝999。l 采集10秒鐘，共采集10s/2ms=5000次，即8253中斷次數(shù)為5000次。 假設(shè)8259A已初始化，主程序如下： MOV AX, SEG INTR ；形成中斷矢量表 MOV DS, AX MOV DX, OFFSET INTR MOV AL, N MOV AH, 25H INT 21H MOV AL, 10010000B ；8255初始化 OUT 83H, AL MOV AL, 00110101B ；通道0方式2，BCD計(jì)數(shù) OUT 87H, AL MOV AL, 00H ；置初值1000 OUT 84H, AL MOV AL, 10H OUT 84H, AL MOV AL, 01110001B ；通道1方式0，BCD計(jì)數(shù) OUT 87H, AL MOV AL, 99H ；置初值999 OUT 85H, AL MOV AL, 09H OUT 85H, AL STIAGAIN:HLT JMP AGAIN中斷服務(wù)程序：INTR: PUSH AX STI IN AL, 80H ；檢測(cè)開(kāi)關(guān)，合上為0 NOT AL ；取反 OUT 81H, AL ；點(diǎn)亮相應(yīng)LED（合上） MOV AL, 01110001B ；通道1方式0，BCD計(jì)數(shù) OUT 87H, AL MOV AL, 99H ；置初值999 OUT 85H, AL MOV AL, 09H OUT 85H, AL CLI MOV AL, 20H ；普通EOI命令 OUT 20H, AL POP AX IRET ② 8255A：B口輸出 8253：通道0工作于方式2，取N0＝2000 通道1工作于方式3，取N1＝1000，即得OUT1頻率為1Hz（周期為1秒）的方波，接到8259A的IRi，用沿觸發(fā)中斷請(qǐng)求。這3種基本工作方式是： 方式0——基本輸入輸出方式：適用于不需要用應(yīng)答信號(hào)的簡(jiǎn)單輸入輸出場(chǎng)合。 方式5——硬件觸發(fā)選通：編程進(jìn)入工作方式5后，OUT端輸出高電平。 如果寫入計(jì)數(shù)器的初值為偶數(shù)，則當(dāng)8253進(jìn)行計(jì)數(shù)時(shí)，每輸入一個(gè)時(shí)鐘脈沖，均使計(jì)數(shù)值減2。如果GATE為高電平，則在寫入計(jì)數(shù)值后的下一個(gè)時(shí)鐘脈沖時(shí)，將計(jì)數(shù)值裝入執(zhí)行部件，此后，計(jì)數(shù)器隨著時(shí)鐘脈沖的輸入而遞減計(jì)數(shù)。在計(jì)數(shù)的過(guò)程中，如果GATE變?yōu)榈碗娖?，則暫停減1計(jì)數(shù)，計(jì)數(shù)器保持GATE有效時(shí)的值不變，OUT仍為低電平。在存儲(chǔ)器的00000H~003FFH，占1K字節(jié)空間，用作存放中斷向量。 5. 【答】：由于響應(yīng)中斷時(shí)CPU自動(dòng)關(guān)閉中斷（IF＝0），故在中斷服務(wù)子程序中STI指令后方可實(shí)現(xiàn)中斷嵌套。 4. 【答】：CPU響應(yīng)中斷要有三個(gè)條件：外設(shè)提出中斷申請(qǐng)；本中斷位未被屏蔽；中斷允許。 對(duì)于制造廠家來(lái)說(shuō)，只要按總線接口規(guī)范設(shè)計(jì)CPU主板、I/O接口板或存儲(chǔ)器插件板，然后將插件板插入主機(jī)的總線擴(kuò)展槽中，就可構(gòu)成系統(tǒng)，很適合于大批量生產(chǎn)、組裝和調(diào)試，也便于更新和擴(kuò)充系統(tǒng)。原先，這些總線是由CPU管理的，但當(dāng)外設(shè)需要利用DMA方式進(jìn)行數(shù)據(jù)傳送時(shí)，接口電路可以向CPU提出請(qǐng)求，要求CPU讓出對(duì)總線的控制權(quán)，用DMA控制器來(lái)取代CPU，臨時(shí)接管總線，控制外設(shè)和存儲(chǔ)器之間直接進(jìn)行高速的數(shù)據(jù)傳送。 程序控制傳送方式：CPU與外設(shè)之間的數(shù)據(jù)傳送是在程序控制下完成的。 ⑵狀態(tài)端口：主要用來(lái)指示外設(shè)的當(dāng)前狀態(tài)。 示意圖如下： 13. C B AA19 A18 A17 A16 A15 A14 A13~A01 0 0 0 0 0 Y0有效80000~83FFFH1 0 0 0 0 1 Y1有效84000~87FFFH1 0 0 0 1 0 Y2有效88000~8BFFFH1 0 0 0 1 1 Y3有效8C000~8FFFFH第六章作業(yè)習(xí)題課P262：CPU和外設(shè)之間的信息交換存在以下一些問(wèn)題：速度不匹配；信號(hào)電平不匹配；信號(hào)格式不匹配；時(shí)序不匹配。DRAM運(yùn)行速度較慢，SRAM比DRAM要快2~5倍，一般，PC機(jī)的標(biāo)準(zhǔn)存儲(chǔ)器都采用DRAM組成。 程序如下：EDATA SEGMENT ；定義數(shù)據(jù)段 BUFF DB XXH, …… ANUM EQU $－BUFF SNUM DB 5 DUP(0) ；存放各類成績(jī)統(tǒng)計(jì)結(jié)果 BUFF1 DB ANUM DUP(0) ；存放60分以下成績(jī)