【正文】 : 式Ci中為0或1.若將信息位左移r位,則可表示為多項(xiàng)式M(x).,以便拼接r位校驗(yàn)位. CRC碼是用多項(xiàng)式M(x).xr除以生成多項(xiàng)式G(x),G(x)必須是r+1位.設(shè)所得的余數(shù)表達(dá)式為R(x),商為Q(x).將余數(shù)拼接在信息位組左移r位空出的r位上,就構(gòu)成了CRC碼,這個碼的可用多項(xiàng)式表達(dá)為:M(x)右移,絕對值縮小.算術(shù)移位規(guī)則符號位不變碼制添補(bǔ)代碼正數(shù)0負(fù)數(shù)原0補(bǔ)右移添0左移添1反1算術(shù)移位和邏輯移位的區(qū)別:算術(shù)移位:帶符號數(shù)移位。Y]補(bǔ)=[X]補(bǔ)(－Y0 + 0. Y1 Y2… Yn )3布斯法“布斯公式”: 在乘數(shù)Yn后添加Yn+1=+1 ,Yn相鄰兩位的三種情況,其運(yùn)算規(guī)則如下:(1) Yn+1 ,Yn =0( Yn+1 Yn =00或11),部分積加0,右移1位。2126(2)15條二地址指令的操作碼由8位操作碼從11110000～11111110給出,剩下一個碼點(diǎn)11111111用于把操作碼擴(kuò)展到A2,即從8位擴(kuò)展到12位。指令 長度固定、指令格式種類少、尋址方式少 3)只有取數(shù)/存數(shù)指令(load/store)訪問內(nèi)存。或者某些外來請求,諸如磁盤上的成批數(shù)據(jù)需送存儲器或程序員從鍵盤送入命令等,此時由這些部件或設(shè)備發(fā)出: (1)“中斷請求”信號.(2)DMA請求信號.2．控制器的組成根據(jù)對控制器功能分析,得出控制器的基本組成如下:1)．程序計(jì)數(shù)器(PC)。PC＋1.②計(jì)算地址周期計(jì)算數(shù)據(jù)地址,將計(jì)算得到的有效地址送地址寄存器AR. 控制器發(fā)出的控制信號:rsl→GR,(rsl)→ALU,disp→ALU(將rsl的內(nèi)容與disp送ALU)。存儲器操作 W/R=cy1 。cy2 ?！? 所以,“+”操作控制信號的邏輯表達(dá)式如下: “+”=加法指令cy2 = OP0PC,否則順序執(zhí)行下一條微指令(181。 W/R=0。cy2+減法指令cy2 。cy2 。ALU→rd(運(yùn)算結(jié)果送寄存器rd)(三) 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)CPU的數(shù)據(jù)通路是連接CPU內(nèi)部各個部件以及和CPU外部個部件之間的數(shù)據(jù)和控制信號的連接關(guān)系圖. 數(shù)據(jù)通路的基本結(jié)構(gòu):(四) 控制器的功能和工作原理1. 硬布線控制器控制器控制信號的產(chǎn)生是采用邏輯電路,也稱組合邏輯電路控制方式. “時序控制信號形成部件”,需要幾十~幾百條指令,確定每條指令所需的機(jī)器周期,將情況相同的指令歸并在一起,列出表達(dá)式,畫出邏輯圖.(1)時序與節(jié)拍每一步由一個機(jī)器周期來完成,假設(shè)采用4個機(jī)器周期,總之,需要4個不同的信號輸出,代表4個不同的周期.(2)操作碼譯碼器 指令的操作碼部分指出本指令將執(zhí)行什么指令,如加法,采用不同的代碼表示.(3)操作控制信號的產(chǎn)生 以加法指令為例,加法指令的完成是由4個機(jī)器周期cy1,cy2,cy3,cy4組成,分別是取指,計(jì)算地址,取數(shù),計(jì)算4個機(jī)器周期.將所有的機(jī)器周期的操作控制信號的邏輯表達(dá)式全部寫出來,就會得到各個操作控制信號的所有表達(dá)式,再將這些表達(dá)式安每個操作控制信號組合起來,就得到某個操作控制信號的表達(dá)式.取指周期需要產(chǎn)生的操作控制信號如下: PC→AB=cy1 。訪問一次存儲器。采用 組合邏輯 實(shí)現(xiàn)控制器7)一般用高級語言編程,特別重視編譯優(yōu)化,以減少程序執(zhí)行時間.采用 優(yōu)化 的 編譯 程序(3)RISC的發(fā)展 1983年,一些中小型公司開始推出RISC產(chǎn)品,由于其高性能價格比,。若壓入兩個字節(jié),則減2,以此類推),然后把數(shù)據(jù)送人SP所指定的單元。目前,動態(tài)RAM的應(yīng)用比靜態(tài)RAM要廣泛的多：① 同樣大小的芯片中,動態(tài)的RAM的集成度遠(yuǎn)高于靜態(tài)RAM,DRAM的基本單元電路為一個MOS管,SRAM的基本單元電路可為4~6個MOS管② DRAM行、列按先后順序輸送,減少了芯片引腳,封裝尺寸也減少③ DRAM的功耗比SRAM小④ DRAM的價格比SRAM的價格便宜DRAM也有缺點(diǎn)① 由于使用動態(tài)元件(電容),因此它的速度比SRAM低② DRAM需再生,需配置再生電路,對比項(xiàng)目SRAMDRAM儲存信息觸發(fā)器電容破壞性讀出非是需要刷新非是行列地址同時送分兩次運(yùn)行速度快慢集成度低高發(fā)熱量大小存儲成本高低 (二) 存儲器的層次化結(jié)構(gòu)存儲器有3個重要的指標(biāo):速度,容量和每位價格,一般來說,速度越快,位價越高。當(dāng)余數(shù)為負(fù)時,商上0,求下一位商的辦法,余數(shù)左移一位,再加上除數(shù).2定點(diǎn)補(bǔ)碼一位除法(加減交替法)1〉如果被除數(shù)與除數(shù)同號,用被除數(shù)減去除數(shù)。(1) 加法 整數(shù) [A]補(bǔ) + [B]補(bǔ)= [A+B]補(bǔ)(mod 2n+1)小數(shù) [A]補(bǔ) + [B]補(bǔ)= [A+B]補(bǔ)(mod 2)(2) 減法 整數(shù) [A]補(bǔ) [B]補(bǔ)= [A+(B)]補(bǔ)=[A]補(bǔ) + [B]補(bǔ)(mod 2n+1)小數(shù) [A]補(bǔ) [B]補(bǔ)= [A+(B)]補(bǔ)=[A]補(bǔ) + [B]補(bǔ)(mod 2)無需符號判定,連同符號位一起相加,符號位產(chǎn)生的進(jìn)位自然丟掉4)定點(diǎn)數(shù)的乘/除運(yùn)算(1)一位乘法1原碼定點(diǎn)一位乘法 兩個原碼數(shù)相乘,其乘積的符號為相乘兩數(shù)的異或值,數(shù)值兩數(shù)絕對值之積.設(shè) [X]原=X0 X1 X2 …Xn [Y]原=Y0 Y1 Y2 …Yn [XG(x)因此,所得CRC碼可被G(x)表示的數(shù)碼除盡.將收到的CRC碼用約定的生成多項(xiàng)式G(x)去除,如果無錯,余數(shù)應(yīng)為0,有某一位出錯,余數(shù)不為0. (二) 定點(diǎn)數(shù)的表示和運(yùn)算1. 定點(diǎn)數(shù)的表示1)無符號數(shù)的表示 無符號數(shù)就是指正整數(shù),機(jī)器字長的全部位數(shù)均用來表示數(shù)值的大小,相當(dāng)于數(shù)的絕對值. 對于字長為n+1位的無符號數(shù)的表示范圍為: 012)帶符號數(shù)的表示 (真值范圍n1n) ,一般規(guī)定二進(jìn)制的最高位為符號位,最高位為“0”表示該數(shù)為正,為“1”. 根據(jù)符號位和數(shù)值位的編碼方法不同,機(jī)器數(shù)分為原碼,補(bǔ)碼和反碼.(1)原碼表示法機(jī)器數(shù)的最高位為符號位,0表示正數(shù),1表示負(fù)數(shù),數(shù)值跟隨其后,. 原碼的定義:(2)補(bǔ)碼表示法機(jī)器數(shù)的最高位為符號位,0表示正數(shù),1表示負(fù)數(shù),其定義如下:(3)反碼表示法 機(jī)器數(shù)的最高位為符號,0表示正數(shù),:原碼補(bǔ)碼反碼整數(shù) (mod ) (mod())小數(shù) (mod 2) (mod(2))0=====負(fù)數(shù)原碼求反+1負(fù)數(shù)每位求反移碼 移碼表示中零也是唯一的乘法運(yùn)算可用移碼和加法來實(shí)現(xiàn),兩個n位數(shù)相乘,總共要進(jìn)行n次加法運(yùn)算和n次移位運(yùn)算三種機(jī)器數(shù)的特點(diǎn)可以歸納為：控制器用來控制,指揮程序和數(shù)據(jù)的輸入,運(yùn)行以及處理運(yùn)行結(jié)果:①計(jì)算機(jī)由運(yùn)算器,控制器,存儲器,輸入和輸出五部分組成②指令和數(shù)據(jù)以同等的地位存放于存儲器內(nèi),并可按地址尋訪③指令和數(shù)據(jù)均用二進(jìn)制數(shù)表示④指令由操作碼和地址碼組成,操作碼用來表示操作的性質(zhì),地址碼用來表示操作數(shù)在存儲器中的位置⑤指令在存儲器內(nèi)按順序存放⑥機(jī)器以運(yùn)算器為中心,輸入輸出設(shè)備與存儲器間的數(shù)據(jù)傳送通過運(yùn)算器完成圖中各部件的功能xr+R(x)=[Q(x)邏輯移位:無符號數(shù)移位。(2) Yn+1 ,Yn =1( Yn+1 Yn =10) ,部分積加[X]補(bǔ),右移1位。() 為非規(guī)格化數(shù)符號位1到254之間(1)S(3)15條一地址指令的操作碼由12位操作碼從111111110000～111111111110給出,剩下的一個碼點(diǎn)111111111111用于把操作碼擴(kuò)展到A3,即從12位擴(kuò)展到16位。只有 LOAD / STORE 指令訪存4)CPU中的寄存器數(shù)量很多。而在另一些計(jì)算機(jī)中則用來存放即將要執(zhí)行的下一條指令地址?！?”(加法命令送ALU)。讀操作 DB→IR=cy1 。偏移量送ALU “+”=加法指令(cy2+cy4)+減法指令OP1PC＋1).(五) 指令流水線1. 指令流水線的基本概念(1)流水線基本原理:指令取指完成后,不等該指令執(zhí)行完畢即可取下一條指令.如果把一條指令的解釋過程進(jìn)一步細(xì)分,例如,把分析,執(zhí)行兩個過程分成取指,譯碼,執(zhí)行,訪存和寫回寄存器五個子過程,并用五個子部件分別處理這五個子過程. 這樣只需在上一指令的第一子過程處理完畢進(jìn)入第二子過程處理時,這種重疊操作最后可達(dá)到五個子部件同時對五條指令的子過程進(jìn)行操作.指令六級流水時序(2)影響流水線性能的因素在。cy2 只需要一個與門,就可實(shí)現(xiàn)命令A(yù).2. 微程序控制器(1)微程序,微指令和微命令在計(jì)算機(jī)中,一條指令的功能是通過按一定次序執(zhí)行一系列基本操作完成的,前面講到的加法指令,分成四步(取指令,計(jì)算地址,取數(shù),加法運(yùn)算)完成,.微操作是指最基本的,不可再分的操作,如前面提到的: PC→AB。cy2+… 設(shè)機(jī)器有7位操作碼(OP0～OP6),假設(shè)加法指令的操作碼為0001100,形成的加法指令信號的邏輯表達(dá)式為: 加法指令= OP0OP1OP2OP3OP4OP5OP6如,某機(jī)器128條指令,用7位操作碼(OP0～OP6),如果其中有16條算術(shù)邏輯運(yùn)算指令,可以將這些指令的3位操作碼都設(shè)計(jì)相同的編碼,如OP0OP1OP2= 001,而其他位OP3～OP6編碼表示16個不同的指令. 設(shè)命令A(yù)是所有算術(shù)邏輯運(yùn)算在cy2周期需要產(chǎn)生的,邏輯表達(dá)式: A=加法指令A(yù)LU執(zhí)行加法操作 ALU→AR=加法指令將程序計(jì)數(shù)器加1計(jì)算地址周期cy2需要完成有效地址((rs1)+Disp): rs1→GR=加法指令DB→DR(將地址寄存器內(nèi)容送地址總線,同時發(fā)訪存讀命令,存儲器讀出數(shù)據(jù)送數(shù)據(jù)總線后,打入數(shù)據(jù)寄存器).④執(zhí)行周期進(jìn)行加法運(yùn)算,結(jié)果送寄存器,并根據(jù)運(yùn)算結(jié)果置狀態(tài)位N,Z,V,C. 控制器送出的控制信號:rs,rd→GR, (rs)→ALU,DR→ALU(兩個源操作數(shù)送ALU)。又如執(zhí)行條件轉(zhuǎn)移指令時,根據(jù)不同的條件產(chǎn)生不同的控制信號,從而進(jìn)入適當(dāng)?shù)某绦蚍种?(二) 指令執(zhí)行過程1．指令執(zhí)行的時序 計(jì)算機(jī)工作的過程是取指令,分析指令,(寄存器,存儲器)存儲器的速度最慢,因此,取最慢的器件工作時間(周期)作為整個工作的最長同步標(biāo)準(zhǔn). ,(讀/寫),這個時間也用于訪問外設(shè)接口(寄存器).如果,某個操作,比如利用運(yùn)算器執(zhí)行一次運(yùn)算,如果不訪問存儲器,即使占用的時間很短,但是,機(jī)器周期是計(jì)算時序劃分的最大單位.現(xiàn)在我們?yōu)橛?jì)算機(jī)的執(zhí)行時間進(jìn)行最基本的劃分:由于計(jì)算機(jī)不斷地重復(fù)執(zhí)行每個指令,所以,我們將執(zhí)行的時間劃分為一條一條指令執(zhí)行所占用的時間,如下: 執(zhí)行指令1執(zhí)行指令2執(zhí)行指令3執(zhí)行指令4執(zhí)行指令5 ,因此執(zhí)行的時間也不同,指令周期長短不一樣. 而每條指令的執(zhí)行,又可以是取指令,分析指令,所占用的時間極短,(結(jié)束之前的很短時間內(nèi)):可能不訪問存儲器。采用 流水技術(shù) 一個時鐘周期 內(nèi)完成一條指令6)硬布線控制邏輯為主,不用或少用微碼控制。彈出指令(POP)的操作剛好相反,是把棧頂?shù)臄?shù)據(jù)取出,送到指令所指定的目的地.一般的計(jì)算機(jī)中,堆棧從高地址向低地址擴(kuò)展,即棧底的地址總是大于或等于棧頂?shù)牡刂?也有少數(shù)計(jì)算機(jī)剛好相反)當(dāng)執(zhí)行壓入操作時,首先把堆棧指針(SP)減量(減量的多少取決于壓入數(shù)據(jù)的字節(jié)數(shù),若壓入一個字節(jié),則減1。() 為規(guī)格化數(shù)符號位255不等于0NaN(非數(shù)值)符號位2550無窮大0 有了精確的表示,可以采用非規(guī)格化數(shù)表示,不是1.2. 浮點(diǎn)數(shù)的加/減運(yùn)算加減法執(zhí)行下述五步完成運(yùn)算:1)“對階”操作 比較兩浮點(diǎn)數(shù)階碼的大小,求出其差ΔE,保留其大值E,E=max(Ex, Ey).當(dāng)ΔE≠0時,將階碼小的尾數(shù)右移ΔE位,并將其階碼加上ΔE,使兩數(shù)的階碼值相等.2)尾數(shù)加減運(yùn)算 執(zhí)行對階之后,兩尾數(shù)進(jìn)行加減操作.3)規(guī)格化操作 規(guī)格化的目的是使得尾數(shù)部分的絕對值盡可能以最大值的形式出現(xiàn).4)舍入 在執(zhí)行右規(guī)或者對階時,尾數(shù)的低位會被移掉,使數(shù)值的精度受到影響,常用“0”舍“1”,在尾數(shù)的末尾加1,如果加1后又使得尾數(shù)溢 出,則要再進(jìn)行一次右規(guī).5)檢查階碼是否溢出 ,若階碼正常,加/,則設(shè)置機(jī)器運(yùn)算結(jié)果為機(jī)器零,若上溢,則設(shè)置溢出標(biāo)志.定點(diǎn)數(shù)和浮點(diǎn)數(shù)可從如下幾個方面進(jìn)行比較①當(dāng)浮點(diǎn)機(jī)和定點(diǎn)機(jī)中的位數(shù)相同時,浮點(diǎn)數(shù)的表示范圍比定點(diǎn)數(shù)大得多②當(dāng)浮點(diǎn)數(shù)位規(guī)格化數(shù)時,其相對絕對遠(yuǎn)比定點(diǎn)數(shù)高③浮點(diǎn)數(shù)運(yùn)算要分階碼部分和尾數(shù)部分,而且運(yùn)算結(jié)果都要求規(guī)格化,故浮點(diǎn)運(yùn)算步驟比定點(diǎn)運(yùn)算的步驟多,運(yùn)算速度比定點(diǎn)運(yùn)算的低,運(yùn)算線路比定點(diǎn)運(yùn)算的復(fù)雜④在溢出的判斷方法上,浮點(diǎn)數(shù)是對規(guī)格化的階碼進(jìn)行判斷,而定點(diǎn)數(shù)是對數(shù)值本身進(jìn)行判斷總之,浮點(diǎn)數(shù)在數(shù)的表示范圍,數(shù)的精度,溢出處理和程序編程方面(不取比例因子)(四) 算術(shù)邏輯單元ALU1. 串行加法器和并行加法器1)串行進(jìn)位加法器并行加法器可以同時對數(shù)據(jù)的各位進(jìn)行相加,