電子技術基礎第五版(數字部分)高教版課后答案(完整版)
【正文】 分析圖題6．2。如果電路的初始狀態(tài)在 b，輸人信號 A 依次是 0、0、1，試求其相應的輸出。 1 4．4．31 由 4 位數加法器 74HC283 構成的邏輯電路如圖題 4。 試用 4 選 1 數據選擇器 74HC153 產生邏輯函數LA B C( , , )= ∑ m(1, 2,6,7) . 1380解：74HC153 的功能表如教材中表解 所示。由此列出真值表 輸入 輸出 A 0 0 0 0 0 0 0 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 C0 1 0 1 0 1 0 D 0 0 0 0 0 0 0 L 16120 1 1 1 1 1 1 1 1 16121 0 0 0 0 1 1 1 1 16121 0 0 1 1 0 0 1 1 16121 0 1 0 1 0 1 0 1 16121 0 1 1 1 1 1 1 1 2）由真值表畫卡諾圖 由卡諾圖化簡得 L=AB+AC+AD+BCD 由于規(guī)定只能用 2 輸入與非門，將上式變換為兩變量的與非——與非運算式 L = AB AC AD BCD = AB AC AD B CD* * ** * * *增加乘積項使 AC ，使 L = A* B + BC + AC ，修改后的電路如圖 試用 74HC147 設計鍵盤編碼電路，十個按鍵分別對應十進制數 0～9，編碼器的輸出為 8421BCD 碼。 如圖所示4．2．1 試用 2 輸入與非門設計一個 3 輸入的組合邏輯電路。（2）從上面分析計算可知，74LS04 所驅動的兩類負載無論書灌電流還是拉電流均未超 所示為集電極門74LS03 驅動 5 個 CMOS 邏輯門，已知 OC 門輸管 1448截止時的漏電流=；負載門的參數為：=4V,=1V,==1A 試計算上拉電阻的值。 (4)輸入端接10kΩ的電阻到地. 解:對于 74HC 系列 CMOS 門電路來說,輸出和輸入低電平的標準電壓值為: VOL =, VIL =,因此有: (1) Vi =0 VIL =,屬于邏輯門 0 (2) Vi =VIL ,屬于邏輯門 0 (3) Vi VIL =,屬于邏輯門 0 IL 求圖題 所示電路的輸出邏輯表達式. ? ?解:圖解 所示電路中 L1= AB ,L2= BC ,L3= D ,L4 實現與功能,即 L4=L1 L2 L3,而L= L4 E ,所以輸出邏輯表達式為 L= AB BC D E 圖題 表示三態(tài)門作總線傳輸的示意圖，圖中 n 個三態(tài)門的輸出接到數據傳輸總線，D1，D2，……Dn為數據輸入端，CS1，CS2……: (1) CS 信號如何進行控制,以便數據D1,D2, ……Dn通過該總線進行正常傳輸。 邏輯門電路的技術參數表邏輯門 A 邏輯門 B 邏輯門 C VOH(min) / V VOL(max)/V VIH (min) / V 2 VIL(max) /V ./ 3 ns邏輯門電路的技術參數tpHL / ns 表 PD / mW邏輯門 A 1 16邏輯門 B邏輯門 C51061081解:延時功耗積為傳輸延長時間與功耗的乘積,即DP= tpdPD根據上式可以計算出各邏輯門的延時功耗分別為DPA = tPLH +tPHLPD = + ns(1 )*16mw=* 10?12 J= 1680216802同理得出: DPB =44PJ DPC =10PJ,邏輯門的 DP 值愈小,表明它的特性愈好,所以邏輯門 C 的性能最好. 為什么說74HC 系列 CMOS 與非門在+5V電源工作時,輸入端在以下四種接法下都屬于邏輯 0: (1)輸入端接地。 IIH (max) =. 4 個74LS04 的輸入電流為：4IIL(max) =4 =, 4IIH (max) =4 = 2382IIH (max) =2 =。若VCC =5V,當LED 發(fā)亮時,電路的輸出為低電平,選出集成門電路的型號,并畫出電路圖. 解:設驅動 電路如圖題解 所示,選用 74LSO4 作為驅動器件,它的輸出低電平電流IOL(max) =8mA, VOL(max) =,電路中的限流電阻? ?vR=V ? V ?V27CC F OL(max)=(5 )≈ 444Ω 1667ID 第四章 組合邏輯 習題解答4．1．2 組合邏輯電路及輸入波形（）如圖題 所示，試寫出輸出端的邏輯表達式并畫出輸出波形。試用2 輸入與非門設計該表決電路。14（a）所示譯碼器能正常工
試題試卷相關推薦
鄂ICP備17016276號-1