【正文】 Vout、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關(guān)系，即把運(yùn)放的輸出端和反相輸入端相連，同時(shí)輸入端加直流掃描電壓，從負(fù)電流掃描到正電源。把從運(yùn)放輸入到輸出的差模增益除以差模輸入為0時(shí)電源紋波到輸出的增益定義為運(yùn)算放大器的電源抑制比，式中的Vdd=0，Vin=0指電壓源和輸入電壓的交流小信號(hào)為0，而不是指它們的直流電平。在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。 小結(jié)本章主要介紹了仿真的概念。； （2） File菜單在File菜單下，主要的菜單項(xiàng)有New、Open、Exit等。如果在庫(kù)中要?jiǎng)?chuàng)立掩膜版或其它的物理數(shù)據(jù)（即要建立除了schematic外的一些view），則須選擇Compile a new techfile (建立新的techfile)或Attach to an existing techfile（使用原有的techfile）。擴(kuò)散區(qū)、金屬層、多晶硅以及阱層都屬于此類。以上四種類型的層結(jié)合起來(lái)使用，就可以創(chuàng)建晶體管器件、電阻、電容以及互連。四方交叉看起來(lái)就像是一個(gè)四方盒子。而CMOS集成運(yùn)算放大電路即為采用CMOS工藝制造而成的集成運(yùn)放。在繪制版圖時(shí)，首先，需要對(duì)電路無(wú)論是電氣方面還是在物理方面都有一個(gè)全面的了解。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設(shè)計(jì)以及版圖的DRC、LVS驗(yàn)證。由于我的學(xué)術(shù)水平有限，所寫論文難免有不足之處，懇請(qǐng)各位老師和學(xué)友批評(píng)和指正！。尤其要強(qiáng)烈感謝我的論文指導(dǎo)老師—XXX老師，在每次設(shè)計(jì)遇到問(wèn)題時(shí)老師不辭辛苦的講解才使得我的設(shè)計(jì)順利的進(jìn)行。第二，需要對(duì)電路的制造過(guò)程非常熟悉——即對(duì)在工藝中如何制造每一個(gè)部件及如何用它們了如指掌。輸入級(jí)又稱為前置級(jí)，它往往是一個(gè)雙端輸入的高性能差分放大電路。共心技術(shù)對(duì)減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。差動(dòng)放大器要求很好的對(duì)稱性和匹配性。無(wú)論是在垂直方向還是再水平方向上都需要進(jìn)行隔離，以此來(lái)避免個(gè)別電氣節(jié)點(diǎn)之間產(chǎn)生“短路”現(xiàn)象。當(dāng)然在Tool工具中還有很多別的工具，常用的象Composer—symbol、virtuoso—layout等，分別建立的是symbol、layout的視圖。Cell可以是一個(gè)簡(jiǎn)單的單元，像一個(gè)與非門，也可以是比較復(fù)雜的單元。主要包括直流仿真、交流仿真和瞬態(tài)仿真。 測(cè)量轉(zhuǎn)換速率和建立時(shí)間的原理圖 測(cè)量擺率和建立時(shí)間的電路圖 擺率與建立時(shí)間 CMRR的頻率響應(yīng)測(cè)量差動(dòng)放大器的一個(gè)重要特性就是其對(duì)共模擾動(dòng)影響的抑制能力，實(shí)際上運(yùn)算放大器即不能是完全對(duì)稱的，電流源的輸出阻抗也不可能是無(wú)窮大，因此共模輸入的變化會(huì)引起電壓的變化，Vout，Vin,cm是指共模輸出端和共模輸入端的交流小信號(hào)，而不是它們的直流偏置電壓。沒(méi)有考慮制造時(shí)MOS管的失陪情況，因此仿真得到的PSRR都要比實(shí)際測(cè)量時(shí)好，因此在設(shè)計(jì)時(shí)要留有余量。若采用高增益結(jié)構(gòu)，傳輸曲線的線性部分與放大器輸出電壓擺幅一致，通過(guò)RL的電流會(huì)對(duì)輸出電壓擺幅產(chǎn)生很大的影響。 小結(jié)本章介紹了CMOS運(yùn)放的基本原理并對(duì)各個(gè)部分進(jìn)行了簡(jiǎn)單分析。恒流源作放大器的負(fù)載時(shí)增益很高，輸出的動(dòng)態(tài)范圍大。 兩級(jí)運(yùn)算放大器原理簡(jiǎn)單分析 兩級(jí)CMOS運(yùn)算放大器的電路圖，M5, M8組成電流鏡，流過(guò)M1的電流與流過(guò)M2電流，同時(shí)M3，M4組成電流鏡結(jié)構(gòu)，如果M3和M4管對(duì)稱，那么相同的結(jié)構(gòu)使得在x，y兩點(diǎn)的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。多就足夠大了。差分跨導(dǎo)級(jí)構(gòu)成了運(yùn)放的輸入級(jí)，有時(shí)還起從雙端差分輸入到單端輸出的變換作用。為便于檢查工藝質(zhì)量，版圖上要安排大量的測(cè)試圖形，此外，在MOS運(yùn)放的設(shè)計(jì)中，對(duì)電路中對(duì)稱部分，如輸入差分放大器，在版圖上盡量對(duì)稱（包括尺寸、位置、方向等），以減小輸入失調(diào)。對(duì)于硅柵MOS集成電路，由于已經(jīng)有了兩層（有時(shí)也叫一層半）布線，通常不再把避免或減小布線交叉作為重要的布線指標(biāo)。版圖設(shè)計(jì)的一般要求如下：布局要合理。而生產(chǎn)過(guò)程中的物理化學(xué)反應(yīng)和機(jī)器的精度限制了器件中各層的最小尺寸，以及層與層之間的位置關(guān)系。（6）引線孔 a. 淀積場(chǎng)SiO2層；b. 6掩膜版確定引線孔區(qū)。 沉積與刻蝕器件的制造需要各種材料的沉積。然后，將晶片放到腐蝕劑中去除“松軟”的光刻膠，從而暴露出其下方的硅表面。然后，晶片被拋光和化學(xué)腐蝕，以去除在切片過(guò)程中造成的表面損傷。模擬電路設(shè)計(jì)師們認(rèn)識(shí)到MOS電路的這一特點(diǎn)后，開(kāi)始將模擬電路和數(shù)字電路設(shè)計(jì)在同意塊集成電路上，這方面已經(jīng)取得了巨大的成功。不同的工藝使用的層數(shù)不同，但都會(huì)包含制作NMOS管和PMOS管需要的各層，以及連接用的金屬層。換句話說(shuō)，起初只有一層硅片；然后把N阱制作在P襯底上，這就形成了第二層；把有源區(qū)注入N阱中，這就形成了第三層；而作為柵極下的氧化層，要在有源區(qū)上產(chǎn)生一層氧化物，這就形成了第四層；在氧化層上增加多晶硅柵，這就形成了第五層；最后把接觸孔打在MOS管各級(jí)上，通過(guò)金屬，使MOS管能和其他電路器件相連接，這就形成了第六層。不同的顏色圖案表示不同的層次，工藝廠商按照?qǐng)D紙制造掩膜版，掩膜版的層數(shù)設(shè)計(jì)工藝步數(shù)和成本。（4）第9周~第14周：根據(jù)從版圖中提取的參數(shù)，進(jìn)行軟件仿真。（3）學(xué)習(xí)有關(guān)參考書(shū)籍，掌握有關(guān)設(shè)計(jì)、計(jì)算方法。版圖完成之后，把數(shù)據(jù)交給晶片制造廠進(jìn)行生產(chǎn)，一般需要經(jīng)過(guò)6至8周的時(shí)間，廠家會(huì)制造好電路，將芯片返回給設(shè)計(jì)者。但是，這里的“設(shè)計(jì)”只是整個(gè)電路設(shè)計(jì)流程中的一步。 電路設(shè)計(jì)流程一般完整的CMOS電路設(shè)計(jì)包括多個(gè)步驟，將它簡(jiǎn)要分為4步。因此必須要對(duì)從版圖中提取出來(lái)的網(wǎng)表（其中包含著寄生元件）進(jìn)行仿真，此過(guò)程稱為后仿真。后端中在繪制完成版圖后最初要通過(guò)版圖的一些驗(yàn)證，版圖的驗(yàn)證包括版圖與電路原理圖的對(duì)比驗(yàn)證（LVS。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Cadence對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改并進(jìn)行模擬，重復(fù)這一過(guò)程，最終得到優(yōu)化設(shè)計(jì)方案，其關(guān)鍵在于尋找目標(biāo)與決定因素之間的關(guān)系。我們粗略地把運(yùn)放定義為“高增益的差動(dòng)放大器”。利用Spectre對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過(guò)程，最終得到優(yōu)化設(shè)計(jì)方案。前段設(shè)計(jì)包括電路的設(shè)計(jì)、原理圖輸入和電路仿真；后端設(shè)計(jì)（又稱為物理設(shè)計(jì)）包括版圖的繪制與驗(yàn)證。關(guān)鍵詞：集成電路，運(yùn)算放大器，版圖設(shè)計(jì)，仿真ABSTRACTIntegrated circuit layout design is an essential design part to realize circuit mask manufacturing, it is not only related to the integrated circuit to function correctly, but also can greatly affect the performance of the integrated circuit, the cost and the power on the basic CMOS integrated operational amplifier circuit characteristic and design target, we have rendered the basic circuit diagram, and simulation by Spectre, the simulated results are derived parameters and their relationship between determining factors, thereby defining a line with the design target domain size and processing parameters, finally we builded an optimization from the performance index to layout design .Operational amplifier IC layout design, is the design model of analog integrated circuit layout . Here we used Spectre to design draft which should be simulated, then modified which do not ply with the design goals of the parameters , repeat the process, and finally get the optimization design scheme. Finally, according to the parameters such as size finished the amplifier layout design and the DRC, LVS verification.KET WORDS: Integrated circuit, Operational amplifier, layout design, Simul