【正文】 ...........................................................................................38 固件基礎(chǔ) .................................................................................................................................39 固件程序的設(shè)計(jì) .....................................................................................................................41 固件程序的實(shí)現(xiàn) .....................................................................................................................47 用戶程序的編寫(xiě) ................................................................................................................................49 應(yīng)用程序和 USB 設(shè)備的通信 ................................................................................................49 用戶界面程序 .........................................................................................................................506 測(cè)試 ...............................................................................................................................................................53 FPGA 與 USB 的通信測(cè)試 ....................................................................................................................53 USB 設(shè)備速率測(cè)試 ..............................................................................................................................54 系統(tǒng)功能測(cè)試 .....................................................................................................................................55 USB 設(shè)備的識(shí)別 ......................................................................................................................55 數(shù)據(jù)的采集 .............................................................................................................................567 主要研究工作總結(jié)與展望 ...........................................................................................................................59 總結(jié) ....................................................................................................................................................59 展望 ....................................................................................................................................................59致 謝 .................................................................................................................................................................61參考文獻(xiàn) ...........................................................................................................................................................62攻讀碩士學(xué)位期間取得的研究成果 ...............................................................................................................64符錄電路原理圖 ...............................................................................................................................................65緒論11 緒論 研究背景與意義數(shù)據(jù)采集系統(tǒng)是指對(duì)各種傳感器輸出的模擬信號(hào)進(jìn)行采集，通過(guò)AD轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，然后把數(shù)字信號(hào)送入計(jì)算機(jī)進(jìn)行處理，并按需要的形式輸出處理結(jié)果的系統(tǒng)。因此，USB總線代替?zhèn)鹘y(tǒng)的ISA或PCI 總線用于數(shù)據(jù)采集系統(tǒng)，可以滿足人們對(duì)數(shù)據(jù)采集系統(tǒng)的便捷性、高速性、擴(kuò)展性和通用性的要求。直到2022年11月26日，USB 促進(jìn)委員會(huì)才正式宣布新一代 已經(jīng)制定完全，可謂是向前邁了一大步。現(xiàn)階段隨著USB協(xié)議的不斷完善，對(duì)比其他采集系統(tǒng)，USB數(shù)據(jù)采集系統(tǒng)接口的性能會(huì)有其他產(chǎn)品無(wú)法媲美的優(yōu)勢(shì)，它會(huì)得到越來(lái)越廣泛的應(yīng)用。USB 總線接口與傳統(tǒng)的計(jì)算機(jī)接口相比，具有以下明顯的優(yōu)點(diǎn)：①接口體積小巧，具有很相當(dāng)大的體積優(yōu)勢(shì)，在目前計(jì)算機(jī)和集成化的趨勢(shì)中，得到了廣泛的應(yīng)用；②能夠適應(yīng)低速、全速和高速的傳輸速率操作；③為適應(yīng)不同外部設(shè)備對(duì)于不同功能的需要，它提供了 4 種不同類型的傳輸；④即插即用是它基本功能之一，對(duì)于 USB 設(shè)備來(lái)說(shuō)，只要安裝了與之適應(yīng)的驅(qū)動(dòng)程序，它就可以工作；⑤USB 接口具有外部供電能力，計(jì)算機(jī)上的 USB 接口最大可以輸出 500mA 的電流，5V 的電壓，滿足大多數(shù)微處理系統(tǒng)對(duì)電源的要求；⑥具有良好的兼容性，隨著技術(shù)的發(fā)展，USB 規(guī)范包括、 ，以及無(wú)線 USB 和 USBOTG 等多個(gè)版本，并且 USB 規(guī)范都具有良好的向下兼容性；⑦性價(jià)比高，目前，隨著技術(shù)的發(fā)展和 USB 設(shè)備的普及，USB 的芯片以及 USB 電纜的價(jià)格都已十分低廉，USB 接口的性價(jià)比日益提高。USB 系統(tǒng)中不能有多個(gè)USB 主機(jī)同時(shí)存在，如果有多個(gè)主機(jī)就會(huì)引起系統(tǒng)混亂。（3）USB 的連接USB 連接器有兩種：A 型和 B 型，A 型插座與 A 型插頭匹配，B 型插座與 B 型插頭匹配。主要分析 USB 設(shè)備需要實(shí)現(xiàn)的所有功能，以及每個(gè)功能采用的實(shí)現(xiàn)方式、數(shù)據(jù)傳輸類型和速率、所需要的硬件資源等。當(dāng) USB 設(shè)備的主要功能設(shè)計(jì)完成了，但為了完整和完善設(shè)備的整體功能，還需要對(duì)整個(gè)軟硬件系統(tǒng)進(jìn)行綜合調(diào)試。FPGA不僅可以使電子系統(tǒng)小型化、低功耗、高穩(wěn)定性，還能讓開(kāi)發(fā)周期縮短、電路板面積縮小、開(kāi)西安理工大學(xué)碩士學(xué)位論文10發(fā)軟件投入少、成本不斷降低等 【45】 。根據(jù)硬件要實(shí)現(xiàn)的功能，本數(shù)據(jù)采集系統(tǒng)的硬件主要設(shè)計(jì)了以下幾部分：AD轉(zhuǎn)換電路，F(xiàn)PGA控制器及外圍電路，USB 接口電路以及電源電路。A D 芯 片F(xiàn) P G A控制器U S B 2 . 0 接口 芯 片時(shí) 鐘 時(shí) 鐘控 制數(shù) 據(jù) 輸 入控 制數(shù) 據(jù)模 擬輸 入F P G A外圍電路電 源 圖41 硬件電路框架Figure41 Hardware circuit framework FPGA FPGA 簡(jiǎn)介FPGA是Field Programmable Gate Array 的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，是一種能夠用編程的方法設(shè)計(jì)內(nèi)部硬件電路結(jié)構(gòu)的集成電子器件。另外，基于 SRAM 的 FPGA 還可以被用于“可重新配置 ”計(jì)算。這與理論上還是存在一定的差距。本文設(shè)計(jì)選用的是Altera公司的EPlC6Q240 的芯片，該芯片的主要管腳介紹如下 【78】 。AD芯片的選用關(guān)系到數(shù)據(jù)采集系統(tǒng)的技術(shù)指標(biāo)、系統(tǒng)結(jié)構(gòu)、功耗、安裝、環(huán)境要求等。 TLC5510采用24引腳的貼片封裝，各引腳功能描述如表41 【9】 。本設(shè)計(jì)要求數(shù)據(jù)采集系統(tǒng)是便攜式的，所以必須考慮電路復(fù)雜程度、體積大小、系統(tǒng)功耗、程序/ 數(shù)據(jù)存儲(chǔ)器容量大小、電源需求、數(shù)據(jù)傳輸速率要求等多方面互相耦合因素的影響【10】 。①、SIE和增強(qiáng)型8051CPU；②，F(xiàn)IFO端點(diǎn)可配置成2，3，4個(gè)緩沖區(qū)；③內(nèi)嵌增強(qiáng)型8051微處理器，它該功能比標(biāo)準(zhǔn)8051強(qiáng)、速度比它快，硬件資源也比較多；④RAM是16KB的，程序代碼和數(shù)據(jù)都可以簡(jiǎn)單地存儲(chǔ)在芯片內(nèi)部的RAM里；⑤接口模式豐富，主要有通用的I/O模式、SlaveFIFO 模式、GPIF模式；⑥內(nèi)部有多達(dá)4個(gè)的FIFO緩沖區(qū)，主要任務(wù)是提供主機(jī)或從機(jī)操作；它與FPGA或其它控制器芯片接口是相當(dāng)容易的。EP1IN 和EP1OUT 使用獨(dú)立的64字節(jié)緩存區(qū)，可以配置為同步、中斷和塊傳輸方式，這2個(gè)端點(diǎn)也只能被固件訪問(wèn)。對(duì)于8/16位接口的控制器、存儲(chǔ)器可以進(jìn)行數(shù)據(jù)的主動(dòng)讀寫(xiě)，沒(méi)有必要外加控制器。為了不損壞器件以及完成正常的數(shù)據(jù)通信，那就必須在TLC5510與FPGA之間進(jìn)行電平轉(zhuǎn)換。TLC5510與FPGA 的接口連接示意如圖44所示。 TLC5510 的外圍電路如圖 45 所示。在異步Slave FIFO方式下，CY7C68013A接口芯片的I/O管腳直接連接到相應(yīng)的FPGA管腳。Slave FIFO接口模式的使能有 SLWR(寫(xiě)使能)、SLRD( 讀使能)、SLOE( 輸出使能)和西安理工大學(xué)碩士學(xué)位論文24SLCS(片選信號(hào)管腳)。其中USB的外圍連接電路如圖48所示。本系統(tǒng)時(shí)鐘及復(fù)位電路如圖49所示。這時(shí)候FPGA就需要一片F(xiàn)lash(非易失性)結(jié)構(gòu)的配置芯片以彌補(bǔ)上述缺陷，而它的主要作用就是來(lái)儲(chǔ)存邏輯配置信息。 時(shí)鐘電路及復(fù)位電路FPGA系統(tǒng)的全局時(shí)鐘輸入采用了有源晶振。CY7C68013A內(nèi)部的鎖相環(huán)PLL可以將24MHz振蕩器倍頻到48MHz ，內(nèi)部的計(jì)數(shù)器可將其分頻用作8051時(shí)鐘，默認(rèn)的8051時(shí)鐘頻率為12MHz。F P G AE P 1 C 6 Q 2 4 0 C 8U S B 2 . 0C Y 7 C 6 8 0 1 3 AF D [ 7 ： 0 ]F I F O a d r [ 1 ： 0 ]P D [ 7 : 0 ]F L A G BF L A G CS L C SI F C L KS L W R圖47 FPGA與CY7C68013A的連接示意圖Figure 47 The connection diagram of the FPGA and CY7C68013ACY7C68013A為FPGA提供內(nèi)部端點(diǎn) 6的空(Empty) 滿(Full)標(biāo)志信號(hào)和上位機(jī)發(fā)來(lái)的控制信號(hào)，F(xiàn)LAGB 表示EP6的空狀態(tài)，F(xiàn)LAGC 表示EP6 的滿狀態(tài)，PD[7:0]傳輸上位機(jī)發(fā)出的各種命令如：開(kāi)始采集、停止采集以及采樣頻率。 USB 與 FPGA 的接口電路本系統(tǒng)設(shè)計(jì)中由FPGA作為控制器，只是簡(jiǎn)單地利用CY7C68013A作為一個(gè)數(shù)據(jù)通道來(lái)實(shí)現(xiàn)數(shù)據(jù)采集卡與上位機(jī)應(yīng)用程序二者之間的高速數(shù)據(jù)傳輸。 VDDA 和 VDDD 應(yīng)就近與 AGND 和 DGND 連接一個(gè) 的高頻陶磁濾波電容。其各個(gè)引腳功能各個(gè)參數(shù)如下：VCCA電源電壓(5V177。對(duì)應(yīng)的芯片的工作時(shí)鐘有內(nèi)部產(chǎn)生和外部輸入兩種不同方式可供選擇；相關(guān)電平的設(shè)置由芯片的控制信號(hào)控制；工作方式同時(shí)也對(duì)應(yīng)有二種模式即異步模式或者同步模式，所謂異步就是讀寫(xiě)數(shù)據(jù)的時(shí)候只與讀寫(xiě)使能信號(hào)有關(guān)，與時(shí)鐘IFCLK 無(wú)關(guān)；所謂同步就是同時(shí)受時(shí)鐘信號(hào)以及讀寫(xiě)信號(hào)的控制。這四個(gè)端點(diǎn)可以設(shè)為IN或者OUT，自動(dòng)模式或者手動(dòng)模式。