加法器實驗報告(完整版)
【正文】 6管腳亮起，108管腳不亮，即S輸出16，不進(jìn)位。 功能仿真a)功能仿真過程及仿真結(jié)果功能仿真過程：點(diǎn)擊Processing→Generate Functional simulation Netlist產(chǎn)生仿真網(wǎng)表，點(diǎn)擊Assignments→settings→simulator settings，在simulation mode下拉選項中選擇Functional,點(diǎn)擊OK。打開QuartusⅡ軟件平臺，點(diǎn)擊File中得New建立一個文件，按照原理中所述的邏輯圖進(jìn)行連接，點(diǎn)擊File/Save as以“.bdf”為擴(kuò)展名存盤文件。點(diǎn)擊“insert the node”,按照程序所述插入節(jié)點(diǎn)，設(shè)置輸入信號的波形，給予適當(dāng)?shù)男盘柤?，點(diǎn)擊保存按鈕保存。打開QuartusⅡ軟件平臺，點(diǎn)擊File中得New建立一個文件。 邏輯圖利用全加器的組合實現(xiàn)4位串行加法器，全加器只能對一位進(jìn)行操作，將每一位的結(jié)果傳給下一位，就可以實現(xiàn)4位的加法器。一位全加器可以處理低位進(jìn)位，并輸出本位加法進(jìn)位。四、實驗方法與步驟實驗方法：采用基于FPGA進(jìn)行數(shù)字邏輯電路設(shè)計的方法。編譯結(jié)果有錯誤或警告，則將要調(diào)試修改直至文件編譯成功。（2） 編程下載及硬件測試：將實驗板連接都電腦上，選擇ToolsProgrammer命令進(jìn)入下載窗口，單擊Start進(jìn)行下載當(dāng)Process欄中出現(xiàn)100%則下載成功。 進(jìn)行全編譯。符合四位串行加法器的邏輯功能，仿真正確。第 7 頁 共 7 頁。仿真結(jié)果符合四位串行加法器的邏輯功能。Synthesis命令進(jìn)行綜合分析
法律信息相關(guān)推薦
鄂ICP備17016276號-1