微機(jī)原理及應(yīng)用ppt課件(完整版)
【正文】 算 原碼 反碼 補(bǔ)碼 溢出： 第二章 8086微處理器 8086微處理器的內(nèi)部結(jié)構(gòu) 8086微處理器的引腳功能 8086CPU的工作模式 8086CPU的基本總線時(shí)序 重點(diǎn)及難點(diǎn) 重點(diǎn)： 難點(diǎn)： 8086微處理器的內(nèi)部結(jié)構(gòu) ?8086是 Intel系列的 16位微處理器，有16根數(shù)據(jù)線和 20根地址線。 ? (2) 專用寄存器 SP、 BP、 SI、 DI 指針寄存器 SP和 BP： 存取位于當(dāng)前堆棧段中的數(shù)據(jù)， 但 SP和 BP在使用上有區(qū)別。 . A=10110110， B=01101000 則： A+B=1 0001 1110 ∴ CF=1（有進(jìn)位）； PF=1（奇偶校驗(yàn)，運(yùn)算結(jié)果中有偶數(shù)個(gè)‘ 1’）； AF=0（輔助進(jìn)位，低 4位向高 4位無借位）； ZF=0（運(yùn)算結(jié)果不為‘ 0’）； SF=0（符號標(biāo)志，運(yùn)算結(jié)果最高位 D7為‘ 0’）； OF=0（溢出標(biāo)志，運(yùn)算結(jié)果沒超過范圍 128~+127）。一部分叫 偶存儲(chǔ)體 ，其中內(nèi)存單元的地址碼都是偶數(shù)如00000H、 00002H等，該存儲(chǔ)體的數(shù)據(jù)總線對應(yīng)接CPU數(shù)據(jù)總線的 低 8位 ；另一部分叫 奇存儲(chǔ)體 ，其中內(nèi)存單元的地址碼都是奇數(shù)，如 00001H、 00003H等，該存儲(chǔ)體的數(shù)據(jù)總線對應(yīng)接 CPU數(shù)據(jù)總線的 高 8位 。而地址碼為奇數(shù)的數(shù)據(jù)字叫 未對準(zhǔn)字 。 ?1. 最小模式下引腳信號及功能 ?（ 2）控制線 ① RD（輸出，三態(tài)） ： 讀 信號線，與 M/IO配合使用 。 ⑦ NMI （輸入）：非 可屏蔽 中斷請求信號 。 11 DT/R（輸出，三態(tài)）：數(shù)據(jù) 發(fā)送 /接收 控制信號 。 14 HLDA（輸出）：總線請求響應(yīng)信號 。一個(gè)指令周期由一個(gè)或幾個(gè)總線周期組成。一般包括 4個(gè)時(shí)鐘周期。 15 MN/MX： 工作模式選擇 信號。 DT/ R為低電平，進(jìn)行數(shù)據(jù)接收（ CPU讀），即收發(fā)器把系統(tǒng)數(shù)據(jù)總線上的數(shù)據(jù)讀進(jìn)來。信號和WAIT指令配合使用。 ③ M/IO(輸出，三態(tài) )： 存儲(chǔ)器 或 I/O端口訪問信號。為低 16位地址 /數(shù)據(jù)的復(fù)用引腳線。 ?BHE作為奇存儲(chǔ)體的片選信號。 ? BIU負(fù)責(zé)從指定內(nèi)存單元中取出指令，送到指令隊(duì)列緩沖器中排隊(duì) ? 指令隊(duì)列緩沖器 是一個(gè) 6字節(jié)的 RAM存儲(chǔ)器，隊(duì)列中最多可同時(shí)存放 6個(gè)字節(jié)的指令，取來的指令是按字節(jié)順序存放的 ? 當(dāng)隊(duì)列中有兩個(gè)以上的指令字節(jié)空時(shí)， BIU會(huì)自動(dòng)執(zhí)行總線操作，繼續(xù)取指令 ? 在執(zhí)行指令時(shí)，如果需要取操作數(shù)，則也由BIU從內(nèi)存或者 I/O口指定區(qū)域取出，送 EU部件執(zhí)行 ?BIU由四部分組成 ： (1) 四個(gè) 16位的段地址寄存器： CS 代碼段寄存器，定義代碼段基址， 該段存放指令代碼 DS 數(shù)據(jù)段寄存器，定義數(shù)據(jù)段基址 該段存放數(shù)據(jù) ES 附加段寄存器，定義附加段基址 同 DS類似 SS 堆棧段寄存器，定義堆棧段基址 該段做堆棧區(qū)使用 (2) 16位指令指針寄存器 IP 。 BP則是用來存放位于堆棧段中的一個(gè) 數(shù)據(jù)區(qū)基址的偏移地址的，故稱作基址指針寄存器 。 字長： CPU可以一次處理的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1