“計算機組成原理”統(tǒng)考試題分析(完整版)
【正文】 ，指令功能的修改和擴展容易 D. 指令執(zhí)行速度快，指令功能的修改和擴展難 ? 輸 4字節(jié)信息，一個總線周期占用 2個時鐘周期，總線時鐘頻率為 10MHz，則總線帶寬是 A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s ? Cache和主存組成。諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中， CPU區(qū)分它們的依據(jù)是 ? C語言程序在一臺 32位機器上運行。程序中定義了三個變量 x， y和 z，其中 x和 z為int型， y為 short型。某程序執(zhí)行過程中訪存 1000次，其中訪問 Cache缺失（未命中） 50次，則 Cache的命中率是 A. 5% B. % C. 50% D. 95% ? ，能引起外部中斷的事件是 A. 鍵盤輸入 B. 除數(shù)為 0 C. 浮點運算下溢 D. 訪存缺頁 ? 某計算機的 CPU主頻為 500MHz， CPI為 5（即執(zhí)行每條指令平均需 5個時鐘周期）。 二、 數(shù)據(jù)的表示和運算 ? （一） 數(shù)制與編碼 1. 進位計數(shù)制及其相互轉(zhuǎn)換 2. 真值和機器數(shù) 3. BCD碼 4. 字符與字符串 5. 校驗碼 ? （二） 定點數(shù)的表示和運算 1. 定點數(shù)的表示 無符號數(shù)的表示；有符號數(shù)的表示。尋址方式定義如下： 請回答下列問題： (1)該指令系統(tǒng)最多可有多少條指令？該計算機最多有多少個通用寄存器？存儲器地址寄存器（ MAR）和存儲器數(shù)據(jù)寄存器（ MDR）至少各需要多少位？ (2)轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？ (3)若操作碼 0010B表示加法操作（助記符為add），寄存器 R4和 R5的編號分別為 100B和101B， R4的內(nèi)容為 1234H， R5的內(nèi)容為5678H，地址 1234H中的內(nèi)容為 5678H，地址 5678H中的內(nèi)容為 1234H，則匯編語句“ add （ R4），（ R5） +”（逗號前為源操作數(shù)，逗號后為目的操作數(shù)）對應(yīng)的機器碼是什么（用十六進制表示）？該指令執(zhí)行后，哪些寄存器和存儲單元中的內(nèi)容會改變？改變后的內(nèi)容是什么？ 2022年真題 ，描述浮點數(shù)操作速度指標(biāo)的是（） IEEE754單精度浮點數(shù)格式表示。 char b。 該機的 MIPS數(shù)是 ( ) A. 100 B. 200 C. 400 D. 600 指令類型 所占比例 CPI A 50% 2 B 20% 3 C 10% 4 D 20% 5 ? 2. 某數(shù)采用 IEEE 754單精度浮點數(shù)格式表示為 C640 0000H，則該數(shù)的值是 ( ) A. 213 B. 212 C. 213 D. 212 ? 3. 某字長為 8位的計算機中，已知整型變量 x、 y的機器數(shù)分別為 [x]補 =1 1110100， [y]補 =1 0110000。則校驗位數(shù)至少為 ( ) C. 4 ? 5. 某計算機主存地址空間大小為 256 MB，按字節(jié)編址。 } record。下列尋址方式中，不屬于偏移尋址方式的是（） ，不可能傳輸?shù)氖牵ǎ? ，有利于實現(xiàn)指令流水線的是 Ⅰ .指令格式規(guī)整且長度一致 Ⅱ .指令和數(shù)據(jù)按邊界對齊存放 Ⅲ .只有 Load/Store指令才能對操作數(shù)進行存儲訪問 Ⅰ 、 Ⅱ Ⅱ 、 Ⅲ Ⅰ 、 Ⅲ D. Ⅰ 、 Ⅱ 、 Ⅲ 2022年真題 ? 1．假定基準(zhǔn)程序 A 在某計算機上的運行時間為 100 秒，其中 90 秒為 CPU 時間，其余為 I/O 時間。 ? （三） 浮點數(shù)的表示和運算 1. 浮點數(shù)的表示 浮點數(shù)的表示范圍； IEEE754標(biāo)準(zhǔn) 2. 浮點數(shù)的加 /減運算 ? （四） 算術(shù)邏輯單元 ALU 1. 串行加法器和并行加法器 2. 算術(shù)邏輯單元 ALU的功能和機構(gòu) 二、 數(shù)據(jù)的表示和運算（續(xù)） 三、 存儲器層次機構(gòu) ? （一） 存儲器的分類 ? （二） 存儲器的層次化結(jié)構(gòu) ? （三） 半導(dǎo)體隨機存取存儲器 1. SRAM存儲器的工作原理 2. DRAM存儲器的工作原理 ? （四） 只讀存儲器 ? （五） 主存儲器與 CPU的連接 ? （六） 雙口 RAM和多模塊存儲器 三、 存儲器層次機構(gòu) （續(xù)） ? （七） 高速緩沖存儲器（ Cache） 1. 程序訪問的局部性原理 2. Cache的基本工作原理 3.
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1