s3c2440pll設(shè)置詳解總結(jié)版(完整版)
【正文】 LK，UPLL專用于USB模塊（48MHz）。這就需要設(shè)置CLKDIVN，MPLLCON，UPLLCON這3個(gè)寄存器。其中UPLLCON寄存器用于產(chǎn)生48MHz或96MHz，提供USB時(shí)鐘（UCLK），其輸入輸出頻率間的關(guān)系為UCLK=UPLL=(m * Fin) / (p * 2^s)其中m=(MDIV+8), p=(PDIV+2), s=SDIV。即若主頻FLCK是400MHz，如果按照1:4:8的設(shè)置，可以先設(shè)置CLKDIVN為0101，然后設(shè)置CAMDIVN的第9位為0(不設(shè)置的時(shí)候該位默認(rèn)為0)，此時(shí)HLCK是100MHz，PLCK是50MHz。S3C2440的數(shù)據(jù)手冊(cè)中
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1