[工學(xué)]第二節(jié)最小系統(tǒng)-時(shí)鐘(完整版)
【正文】 ? 復(fù)位值 : 0000 0000h ? APB1 外設(shè)復(fù)位寄存器 (RCC_APB1RSTR) ? 偏移地址： 10h ? 復(fù)位值： 0000 0000h ? AHB 外設(shè)時(shí)鐘使能寄存器 (RCC_AHBENR) ? 偏移地址： 14h ? 復(fù)位值： 0000 0014h ? APB2 外設(shè)時(shí)鐘使能寄存器 (RCC_APB2ENR) ? 偏移地址： 18h ? 復(fù)位值： 0000 0000h ? 訪問(wèn)：字，半字和字節(jié)訪問(wèn) ? APB1 外設(shè)時(shí)鐘使能寄存器 (RCC_APB1ENR) ? 偏移地址： 1Ch ? 復(fù)位值： 0000 0000h ? AHB 外設(shè)時(shí)鐘使能寄存器 (RCC_AHBENR) ? 偏移地址： 14h ? 復(fù)位值： 0000 0014h ? APB2 外設(shè)時(shí)鐘使能寄存器 (RCC_APB2ENR) ? 偏移地址： 18h ? 復(fù)位值： 0000 0000h ? 訪問(wèn)：字，半字和字節(jié)訪問(wèn) ?例：使能 GPIOC的時(shí)鐘 RCCAPB2ENR |=0x10。 使用 HSE時(shí)鐘，程序設(shè)置時(shí)鐘參數(shù) 流程 ： 將 RCC寄存器重新設(shè)置為默認(rèn)值 RCC_DeInit。 等待 PLL工作 while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) 設(shè)置系統(tǒng)時(shí)鐘 RCC_SYSCLKConfig。 設(shè)置高速 APB時(shí)鐘 RCC_PCLK2Config。 NMI將被不斷執(zhí)行，直到 CSS中斷掛起位被清除。0x02022000==0)。=0xFFC0FFFF。//選擇 PLL ? while((RCCCFGRamp。=0xFFC0FFFF。//選擇 ? while((RCCCFGRamp。 時(shí)鐘輸出 ? 微控制器允許輸出時(shí)鐘信號(hào)到外部 MCO管腳。 LSI時(shí)鐘頻率大約40kHz。 PLL時(shí)鐘 ? 如果需要在應(yīng)用中使用 USB接口， PLL必須被設(shè)置為輸出48或 72MHZ時(shí)鐘，用于提供 48MHz的 USBCLK時(shí)鐘。 AHB和 APB2域的最大頻率是 72MHZ。 ③ LSI是低速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 40kHz。指令預(yù)取在此總線上完成 DCode總線 該總線將 CortexM3內(nèi)核的 DCode總線與閃存存儲(chǔ)器的數(shù)據(jù)接口相連接 (常量加載和調(diào)試訪問(wèn) )。 ● VREF+引腳可以連接到 VDDA外部電源。 如果在 VREF+上使用單獨(dú)的外部參考電壓，必須在這個(gè)引腳上連接一個(gè)10nF 和一個(gè) 1μF的電容。 系統(tǒng)總線 連接內(nèi)核的系統(tǒng)總線(外設(shè)總線 )到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和DMA間的訪問(wèn)。 ④ LSE是低速外部時(shí)鐘，接頻率為 。 APB1域的最大允許頻率是36MHZ HSE 時(shí)鐘 高速外部時(shí)鐘信號(hào) (HSE)由以下兩種時(shí)鐘源產(chǎn)生： ?? HSE 外部晶體 /陶瓷諧振器 :一般為 8M ?? HSE 用戶外部時(shí)鐘 為了減少時(shí)鐘輸出的失真和縮短啟動(dòng)穩(wěn)定時(shí)間，晶體 /陶瓷諧振器和負(fù)載電容器必須盡可能地靠近振蕩器管腳。 LSE 時(shí)鐘 ? LSE晶體 ? 一個(gè) 。 ? LSI 可以通過(guò)控制 /狀態(tài)寄存器 (RCC_CSR) 啟動(dòng)或關(guān)閉。 ? 以下四個(gè)時(shí)鐘信號(hào)可被選作 MCO時(shí)鐘： –
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1