[法學(xué)]洪第2章8086cpu結(jié)構(gòu)(完整版)
【正文】 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸入數(shù)據(jù) S6～ S3 READY （高電平） IO/M* RD* 0000 T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號 RD* T3和 Tw狀態(tài) —— 檢測數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 I/O寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) 0000 S6～ S3 READY （高電平） IO/M* WR* T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號 WR*和數(shù)據(jù) D7～ D0 T3和 Tw狀態(tài) —— 檢測數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 完成數(shù)據(jù)傳送 插入等待狀態(tài) Tw ? 同步時序通過插入等待狀態(tài)，來使速度差別較大的兩部分保持同步 ? 在 讀寫總線周期中，判斷是否插入 Tw ? 1. 在 T3的前沿檢測 READY引腳是否有效 ? 2. 如果 READY無效，在 T3和 T4之間插入一個等效于 T3的 Tw ，轉(zhuǎn) 1 ? 3. 如果 READY有效，執(zhí)行完該 T狀態(tài)，進(jìn)入 T4狀態(tài) 111 101 A15～ A8 A19～ A16 S6～ S3 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 由 8288 產(chǎn)生 輸入數(shù)據(jù) A7～ A0 AD7～ AD0 T4 T3 T2 T1 DT/R* MRDC* 最大組態(tài)的寫總線時序 111 110 T4 T3 T2 T1 A15～ A8 A19～A16 S6～ S3 由 8288 產(chǎn)生 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 寫命令 AD7～ AD0 A7～ A0 輸出數(shù)據(jù) DT/R* AMWTC* MWTC* 各狀態(tài)下的操作 ? T1狀態(tài)：傳送地址信息 ? 從地址 /數(shù)據(jù)復(fù)用線 AD15～ AD0和地址 /狀態(tài)復(fù)用線 A19/S6～ A16/S3發(fā)存儲器單元地址(20位 )或發(fā) I/O端口地址 (16位 )。 2. 8086內(nèi)部 20位物理地址形成 邏輯地址 ——段地址：偏移地址 物理地址的形成 ： 物理地址 =段基地址 *16（左移 4位） + 偏移地址 =（ CS， DS， SS， ES） *10H + (IP,BX,SI,DI,BP,SP,) 邏輯段 段基址 偏移地址 物理地址計(jì)算 可替換段 代碼段 CS IP (CS)?16d+(IP) 無 堆棧段 SS SP， BP (SS) ?16d+(SP、BP) 無 數(shù)據(jù)段 DS BX、 SI、DI、有效地址 EA (DS )?16d+(BX、SI) (DS )?16d+EA CS,ES,SS 附加段 ES DI (ES) ?16d+(DI) 無 編程各邏輯段的物理地址獲得的方法如下： 每個存儲單元都有一個唯一 20位 物理地址 ，但可有多個邏輯段地址和偏移地址在指令執(zhí)行時由地址加法器形成。 例： 字單元 :（ 0004H） =1234H, 字節(jié)單元 :（ 0004H） =34H 規(guī)則字的存取操作可以在 1個總線周期內(nèi)完成 非規(guī)則字的存取操作需要 2個總線周期才能完成 存儲器的分段結(jié)構(gòu)和物理地址的形成 ? 8088有 20條地址總線，直接尋址能力為 220=1M字節(jié)。 中斷允許標(biāo)志 IF 用于控制外部可屏蔽中斷是否可以被處理器響應(yīng)： 設(shè)置 IF＝ 1，則允許中斷； 設(shè)置 IF＝ 0，則禁止中斷 陷阱標(biāo)志 TF 用于控制處理器是否進(jìn)入 單步執(zhí)行 方式： 設(shè)置 TF＝ 0，處理器正常工作； 設(shè)置 TF＝ 1，處理器每執(zhí)行一條指令就中斷一次 8086的工作模式和引腳特性 ? 8086CPU可工作在兩種不同的模式 ? 最小模式 ? 單處理器模式，只有 1個主控制器構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) ? 8088CPU本身提供所有的系統(tǒng)總線信號 ? 最大模式 ? 多處理器模式， 8086為主處理器，可以接入數(shù)值協(xié)處理器 8087和輸入輸出協(xié)處理器 8089構(gòu)成大規(guī)模的應(yīng)用系統(tǒng) ? 8086和總線控制器 8288共同形成系統(tǒng)總線信號 2. 8086的工作模式 3. 8086的引腳特性 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16 / S3 AD17
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1