【正文】 的方波信號(hào)。 圖 13頻率計(jì)原理圖 頻率計(jì)測(cè)得的數(shù)據(jù)為此系統(tǒng)的 A/D 轉(zhuǎn)換結(jié)果，由于 CPLD 的基準(zhǔn)晶振選用的是 的高精度晶振。 （ 2） CPLD 的通用邏輯模塊（ GLB） 通用邏輯模塊 GLB 的電路結(jié)構(gòu)由可編程的與邏輯陣列、乘積項(xiàng)共享的或邏輯陣列和輸出邏輯宏單元（ OLMC）三部分構(gòu)成。 CPLD 多采用 CMOS 工藝制作。其中 當(dāng) 輸入滿度電壓時(shí)輸出信號(hào)的占空比 Dvs這個(gè)參散對(duì) V／ F的線性度的 影響 是最明顯的 ， 如果 想 要達(dá)到最高 的線性度， 就一定要 選擇 Dvs=25％ 。 AD650可用于高分辨率數(shù)模轉(zhuǎn)換器、長(zhǎng)期高精度積分器、雙線高抗噪聲數(shù)字傳輸和數(shù)字電壓表，并可廣泛用于航空、航天、雷達(dá)、通訊、導(dǎo)航、遠(yuǎn)距離字傳輸?shù)阮I(lǐng)域。分壓用的電阻為指針式10圈可調(diào)，可以達(dá)到理想的精度。具體的單元電路包括： V/F轉(zhuǎn)換電路，信號(hào)調(diào)理電路、頻率計(jì) 、鍵盤電路、數(shù)碼管 顯示、語音播報(bào)、電源，光耦合隔離。 9 方案一：采用霍爾元件進(jìn)行磁隔離，霍爾元件比較便宜，容易加工制作，便于實(shí)現(xiàn)。數(shù)碼管（ LED）對(duì)環(huán)境因素要求較低，顯示明亮，采用 BCD 編碼顯示數(shù)字，程序編譯相對(duì)容易，資源占用少 。 方案二：選擇凌陽公司出 產(chǎn)的 SPCE061A 單片機(jī)。 CPLD 響應(yīng)速度快可以達(dá)到十幾納秒甚至幾納秒， 且響應(yīng)頻率可以達(dá)到幾十兆甚至上百兆，能夠?qū)崿F(xiàn)高速計(jì)數(shù)。然后通過計(jì)數(shù)的比值計(jì)算出被測(cè)信號(hào)的頻率。 AD650的 滿刻度頻率 很 高 ,可 以 達(dá) 到 1MHz；具有非常 低的非線性度：在 10kHz滿刻度時(shí)非線性度 將 小于 ％，在 l0kHz滿刻度時(shí)非線性度 將 小于 ％ ,在 1MHz滿刻度時(shí)非線性度 將 小于 0． 07％； 并且 最佳溫度穩(wěn)定性為177。 集成芯片 LM331 的動(dòng)態(tài)范圍寬，可達(dá) 到 100dB；線性度好，最大非線性失真小于 ％，工作頻率低到 時(shí)仍然 有較好的線性；變換精度高，數(shù)字分辨率可 以 達(dá) 到 12 位；外接電路簡(jiǎn)單，只需接入幾個(gè)外部元件就可方便構(gòu)成 V/F 變換電路，并且容易保證轉(zhuǎn)換精度。但是一般的 D/A 位數(shù) 比 較低， 并 且其精度和溫漂都難以達(dá)到理想?？刂撇糠职ǎ嚎刂破髂K，語音模塊 ，顯示模塊 。 方案四 ： 并行比較式。自行設(shè)計(jì)一個(gè)可以從 0— 100mV連續(xù)調(diào)節(jié)的模擬電壓信號(hào)作為該系統(tǒng)的被測(cè)信號(hào)源，以便對(duì) A/D 轉(zhuǎn)換電路的分辨率進(jìn)行測(cè)試。 第四章先簡(jiǎn)要介紹了一下選擇的編程軟件 Keil C51,然后畫出控制程序流 程圖，使程序流程清晰明了，最后介紹等精度頻率計(jì)的實(shí)現(xiàn)方法。 CPLD 頻率測(cè)試計(jì)既是本文的重點(diǎn)也是難點(diǎn)， 對(duì) V/F變換后的頻率進(jìn)行測(cè)量時(shí)，由于頻率較高，一般在幾十 KHz 甚至上百 KHz，要實(shí)現(xiàn)快速準(zhǔn)確的測(cè)量頻 率，必須要有良好的硬件響應(yīng)速度和良好的測(cè)量策略。同 時(shí)還可以得出這樣的結(jié)論：今后高性能 A/D 轉(zhuǎn)換器的發(fā)展方向主要包括 :更快的速度、更高的精度、更低的功耗，更簡(jiǎn)單的電路結(jié)構(gòu)、更小的電路面積、更加廣泛的應(yīng)用范圍以及以上幾方面的協(xié)調(diào)發(fā)展。 近十年來，模數(shù)轉(zhuǎn)換技術(shù)發(fā)展更為迅速，最高精度達(dá)到 24 位 (如 TI 公司的ADS125凌力爾 特公司的 LTC2400、 ADI 公司的 AD7714)，最快的轉(zhuǎn) 換速度達(dá)到40GHz。應(yīng)用最為廣泛， 具有精度高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。將 模擬信號(hào) 轉(zhuǎn)換成數(shù)字信號(hào)的電路，稱為 模數(shù)轉(zhuǎn)換器 (簡(jiǎn)稱為 a/d 轉(zhuǎn)換器或 adc,analog to digital converter)， a/d 轉(zhuǎn)換器已成為 信息系統(tǒng) 中不可或缺的組成部分。 本 次設(shè)計(jì)的 A/D 轉(zhuǎn)換 電路由高精度、低溫漂的基準(zhǔn)源和 CPLD 構(gòu)建，實(shí)現(xiàn)高精度、高分辨率的 16 位 A/D轉(zhuǎn)換。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本研究提供過幫助和做出過貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說明并表示了謝意。 涉密論文按學(xué)校規(guī)定處理。因?yàn)橄到y(tǒng)的實(shí)際對(duì)象往往都是一些模擬量 (如壓力、溫度、圖像、位移等 ),要使數(shù)字儀表和計(jì)算機(jī)能識(shí)別、處理這些 信號(hào) ，首先必須將這些 模擬信號(hào) 轉(zhuǎn)換成數(shù)字信號(hào)；然后經(jīng)計(jì)算機(jī)分析。雖然出現(xiàn)得較晚，但卻具有分辨率高，價(jià)格便宜以及抗干擾能力強(qiáng)等優(yōu)點(diǎn)，所以其應(yīng)用已日漸增多。最大特點(diǎn)是速度快，但功耗大且電路復(fù)雜，所以芯片尺寸也比較大 [1]。2020 年，上海交通大學(xué)研制出 TSMC m 工藝的 10 位、 80MSPS 的流水線 A/D 轉(zhuǎn)換器。 V/F 轉(zhuǎn)換作為本次設(shè)計(jì)的核心模塊，必須要有較低的最佳溫度穩(wěn)定性和較高的滿刻度頻率響應(yīng)，才能滿足設(shè)計(jì)要求。初步描繪了系統(tǒng)組成框圖，并將系統(tǒng)劃分為 電壓發(fā)生部分、模擬 數(shù)字轉(zhuǎn)化部分和控制部分三大模塊，然后分別對(duì)這三大模塊進(jìn)行分析論證，選擇設(shè)計(jì)方案，從而決定系統(tǒng)各模塊的最終方案。 采用普通元器件設(shè)計(jì)一個(gè)具有 16位分辨率的 A/D 轉(zhuǎn)換電路，轉(zhuǎn)換速度不低于 10 次 /S，線性誤差小于 1%。 方案二：逐次比較式 5 其速度快，以二進(jìn)制的形式輸出，其與 CPU之間的連線較多，連線增多、轉(zhuǎn)換位數(shù)增多、導(dǎo)致成本也相應(yīng)增加。 系統(tǒng)基本方案 系統(tǒng)可以劃分為電壓發(fā)生部分、模擬 數(shù)字轉(zhuǎn)化部分和控制部分?？?是這種方式的輸出阻抗較高，分壓不 是十分 準(zhǔn) 確 。 方案二：采用 V/F 轉(zhuǎn)換專用集成芯片 LM331 作為核心部件，輔以的外圍電路實(shí)現(xiàn)。其 電路在177。綜上所述， 選擇 了 AD650作為 V/F 轉(zhuǎn)換的核心器件。此種電路如果能合理設(shè)計(jì)，能做到實(shí)時(shí)性好，測(cè)量準(zhǔn)確。我們有兩種方案可供選擇： 方案一：采用 FGPA（現(xiàn)場(chǎng)可編程門陣列）作為系統(tǒng)的控制器。 方案一：使用液晶顯示屏 （ LCD）來 顯示轉(zhuǎn)換結(jié)果。盡管 SPCE061A 單片機(jī)內(nèi)部 Flash 比較小，但因本系統(tǒng)對(duì)資源的要求較低，自帶的語音模塊完全夠用。 系統(tǒng)各模塊的最終方案 經(jīng)過仔細(xì)分析和論證，最終 決定了系統(tǒng)各模塊的最終方案如下： （ 1）精密基準(zhǔn)源： 采用高精度、低溫漂的電壓基準(zhǔn) AD586 分壓作為信號(hào)源 ； （ 2）電壓放大及偏置：運(yùn)算放大器 ICL7650； （ 3） V/F 轉(zhuǎn)換：選 用 AD650 芯片； （ 4）頻率測(cè)試：采用 CPLD（復(fù)雜可編程邏輯器件）； （ 5）控制器：采用凌陽 公司 的 SPCE061A 單片機(jī)； （ 6）顯示： 采用 數(shù)碼管（ LED）； （ 7）語音：采用凌陽 公司 SPCE061A 單片機(jī) 自帶的語音系統(tǒng) ； （ 8）電氣隔離：采用光電耦合。 AD586 的管腳圖 4如下： 圖 4 AD586的管腳圖 OPA333 是零漂移精密運(yùn)放，漂移 值 最大為 ℃。運(yùn)放的電阻須選用 1/1000精度的，方可保證 V/F 變換的精度 [6]。 13 圖 7 AD650外部引腳圖 AD650 內(nèi)部結(jié)構(gòu) 原理圖 如圖 8 圖 8AD650內(nèi)部原理圖 14 暫穩(wěn)輸入及輸出波形為 圖 9輸入和輸出波形圖 為了 能夠讓 AD650集成 芯片的性能 完全 發(fā)揮 ，必須正確地選擇該芯片的外圍元件。因此我們選擇 具有校正功能的 EVOXPFR系列電容。雖然它們的具體結(jié)構(gòu)形式各不相同，但基本上都由若干個(gè)可編程的邏輯模塊、輸入 \輸出模塊和一些可編程的內(nèi)部連線陣列組成。 使 用兩個(gè)電阻 來 實(shí)現(xiàn)電壓鉗位功能，鉗位后的信號(hào)經(jīng) 7414（施密特觸發(fā)器）整形為方波后直接輸入 CPLD 對(duì)其計(jì)數(shù)。 B15 口為備用端口。具有溫度、電流和電壓補(bǔ)償功能，高的輸入輸出隔離， LSTTL/TTL 兼容，高速 (典型為 10MBd)， 5mA的極小輸入電流。 LED是 Light Emiting Diode(發(fā)光二極管 )的縮寫，發(fā)光二極管是能夠?qū)㈦娦盘?hào)轉(zhuǎn)換為光信號(hào)的電致發(fā)光器件。把發(fā)光二極管的陽極連在一起作為陽極公共引腳，使用時(shí)陽極公共引腳接 +5V。若有按鍵按下，通過鍵掃判斷任務(wù)，按下按鍵 S1 為語音播報(bào)數(shù)據(jù)，按鍵 S2 為轉(zhuǎn)換結(jié)束信號(hào)，按鍵 S3為顯示的設(shè)置，完成相應(yīng)的任務(wù)后結(jié)束后都通過return 返回主程序。 25 圖 22頻率計(jì)測(cè)控時(shí)序 設(shè)在一次預(yù)置門時(shí)間 Tp 中對(duì)被測(cè)信號(hào)（頻率為 Fx）計(jì)數(shù)為 Nx,標(biāo)準(zhǔn)頻率信號(hào)（頻率為 Fs）計(jì)數(shù)為 Ns 個(gè)，則有下式成立： Fx/Nx=Fs/Ns 可得到測(cè)得的頻率為： Fx=(Nx/Ns)*Fs 最后單片機(jī)當(dāng) START 由高變低之后發(fā)出 15 個(gè) SEL 脈沖， 4 位計(jì)數(shù)器的不同輸出值控制 16選 1多路選擇器將測(cè)得的 TCLK 和 BCLK 的個(gè)數(shù) 4位為一輸出單元經(jīng)寄存器被單片機(jī)讀入，由于用 CPLD 進(jìn)行 32位的計(jì)算占用大量資源，影響速度。將旋鈕扭到最低端，方波振幅為 ，將旋鈕旋到最大端時(shí)，示波器顯示方波振幅 。不過要想使自己更上一層樓，還需要不斷的去學(xué)習(xí)，不斷的提升自己。 31 附錄 A 程序清單： /**/ include include typedef unsigned char BYTE。 unsigned char dianya[3]={39。 BYTE GetADCResult(BYTE ch)。 } void chk_busy() { RS=0 。 RS=0 。 33 RS=1 。 write_(0x30)。 write_(0x06)。 dianya[2]=AdResult/100。0。 dianya[0]=AdResult%10。 } /*顯示字符串 */ void hzkdis(unsigned char code*s) { while(*s0) { 34 write_data(*s)。 //選擇基本指令集 write_(0x30)。 E=1 。 E=1 。 E=1 。 /*延時(shí)子程序 */ 32 void delay(unsigned int t) { unsigned int i,j 。,39。 sbit RS=P1^0 。用老師的一句話概括就是這次畢業(yè)設(shè)計(jì)相當(dāng)如是把以前的小課程設(shè)計(jì)綜合在一起的過程， 但是 只要把握住每個(gè)小課設(shè)的精華、環(huán)環(huán)緊扣、增強(qiáng)邏輯 ，那么這次的任務(wù)也就不難了。（ 3）由于單片機(jī)接口識(shí)別速度很慢，與 CPLD 無法完全同步，因此會(huì)產(chǎn)生轉(zhuǎn)換誤差。 26 測(cè)試儀器 測(cè)試所用儀器設(shè)備如表 1所示 表 1 測(cè)試使用的儀器設(shè)備 序號(hào) 儀器 數(shù)量 制造商 1 雙蹤數(shù)字示波器 TDS2020 1 泰克科技（中國(guó)）有限公司 2 直流毫伏表 1 測(cè)試儀器 將電壓信號(hào)源連接萬用表，將檔位選擇在直流檔上，將旋鈕扭到最低端，萬用表可靠的輸出 將旋鈕旋到最大端時(shí)，萬用表可靠的輸出 。 等精度頻率計(jì) VHDL 子程序 等精度頻率計(jì)的實(shí)現(xiàn)方法可以簡(jiǎn)單的用圖 21 表示。 23 4. 系統(tǒng)的軟件設(shè)計(jì) 由于本文設(shè)計(jì)需要用到程序編寫，于是要選擇一款編程軟件來進(jìn)行操作，經(jīng)過綜合考慮，選擇了 Keil C51 軟件。 通過數(shù)碼管中發(fā)光二極管的亮暗組合，可以顯示多種數(shù)字、字母以及其他符號(hào)。其外部引腳如圖 16所示。該電路非常簡(jiǎn)單，是凌陽公司的標(biāo)準(zhǔn)放音電路。 其 原理圖如圖 13 所示。 ispPLD 的電路結(jié)構(gòu)由 32 個(gè)通用邏輯模塊（ GLB）、 64個(gè)輸入 \輸出單元（ I/O Cell,簡(jiǎn)稱 IOC）、可編程的內(nèi)部連線區(qū)和編程控制電路組成。為了提高集成度，同時(shí)又保持 EPLD 傳輸時(shí)間可預(yù)測(cè)的優(yōu)點(diǎn)，將若干個(gè)類似于 GAL 的功能模塊和實(shí)現(xiàn)互連的開關(guān)矩陣集成于同一芯片上，就形成了所謂的CPLD。在 定時(shí)電容 Cos 進(jìn)定后， t1 是