【正文】 DATAIN:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 END PROCESS。 TEMP:=LD_8888 amp。 LD_DONE:IN STD_LOGIC。 END PROCESS。 THEN NXT_STATE=DONE_MSG。) AND (DONE=39。139。 WHEN DONE_MSG = LD_DONE=39。 CASE CURR_STATE IS WHEN LAMP_TEST= LD_8888=39。 LD_8888=39。 ELSIF CLK39。 ENTITY KZQ IS PORT(RESET， SET_T， START， TEST， CLK， DONE: IN STD_LOGIC。本設(shè)計(jì)采用一個(gè)進(jìn)程來完成，但由于三個(gè)被選擇的數(shù)據(jù)只有一個(gè)來自輸入端口，因此另兩個(gè)被選擇的數(shù)據(jù)則通過在進(jìn)程的說明部分定義兩個(gè)常數(shù)來產(chǎn)生。需要譯碼的信息有：數(shù)字 0～ 9，字母 d、 o、 n、 E。 RESET 為復(fù)位信號，高電平有效，用于芯片的復(fù)位功能。 與結(jié)構(gòu)無關(guān) Max+plusⅡ 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。所以，用 FPGAiCPLD 試制樣片，能以最快的速度占領(lǐng)市場。這樣，同一片 FPGA、不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的。與門陣列等其他 ASIC（ Application Specific IC）相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、 開發(fā)工具 先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品不需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)（一般在 10 000 件以下）之中。 PAL 器件是現(xiàn)場可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM 技術(shù)和 E2PROM 技術(shù)。正是 VHDL 語言的行 為描述能力使自頂向下的設(shè)計(jì)方式成為可能。行為級描述主要指順序語句描述，即通常是指含有進(jìn)程的非結(jié)構(gòu)化的邏輯描述。 VHDL 程序設(shè)計(jì) 的基本結(jié)構(gòu)如下： 庫、程序包 實(shí)體 Entity 結(jié)構(gòu)體 Architecture： 進(jìn)程 process、 組件 ponent 等 配置 Configuration 表格 程序設(shè)計(jì)的基本結(jié)構(gòu) 一個(gè)實(shí)體可以對應(yīng)一個(gè)或者多個(gè)結(jié)構(gòu)體。它在語法上與現(xiàn)代編程語言相似，但包含了許多與硬件有特殊關(guān)系的結(jié)構(gòu)。程序設(shè)計(jì)的硬件目標(biāo)器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。它可以用明確的代碼描述復(fù)雜的控制邏輯設(shè)計(jì)。此后，硬件描述語言向標(biāo)準(zhǔn)化方向發(fā)展， 1987年成為 IEEE Standard 1076，稱為 VHDL 語言。本篇介紹 VHDL 的語法基礎(chǔ)、用 VHDL 進(jìn)行系統(tǒng)設(shè)計(jì) 的 基本方法、 以及 VHDL 的設(shè)計(jì)實(shí)例等。微波爐由2450MHz 的超高頻來加熱食物。 1998 年后，外資品牌中以韓國品牌 LG、三星表現(xiàn)較為突出，逐漸跨入第 第 3 名，微波爐第一品牌為格蘭仕。 關(guān)鍵詞： 微波爐控制器 VHDL 狀態(tài)機(jī) MAX+plusII 仿真 南昌工程學(xué)院（本）畢業(yè)設(shè)計(jì)（論文） V Abstract This paper describes the application of FPGA chips and hardware description language (VHDL) design method of microwave oven control system, the system using VHDL programming all the functions of the underlying modules, toplevel design plete with a graphic input. Using the code that in a clear to describe the plex controlled logic design, and the design of multiple description paper mainly describes the idea of modular design and state diagrams method applied in the microwave oven controller, and demonstrate its MAX + plusII under some simulation results to obtain the correct function of the system to achieve and made with the development of visual display, reflecting hardware description language in the electronic design automation (EDA) to facilitate application in. So make the design more practical value. Keywords: microwave oven controller VHDL state machine MAX + plusII simulation VI 目錄 摘要 .............................................................................................................................................. IV Abstract....................................................................................................................................... V 第一章 引言 ............................................................................................................................... 1 研究背景 ................................................................................................................................... 1 產(chǎn)品背景介紹 ........................................................................................................ 1 國內(nèi)產(chǎn)品發(fā)展現(xiàn)狀 ................................................................................................ 1 產(chǎn)品發(fā)展趨勢 ........................................................................................................ 1 第二章 概述 ............................................................................................................................... 3 VHDL 簡介 ............................................................................................................................... 3 VHDL 的特點(diǎn) ........................................................................................................ 3 VHDL 的設(shè)計(jì)步驟 ................................................................................................ 4 VHDL 的設(shè)計(jì)簡述 ................................................................................................ 5 VHDL 的描述風(fēng)格 ................................................................................................ 5 FPGA 介紹 ......................................