【正文】 35 912 中音 6 379 1668 低音 3 1011 1036 中音 7 330 1717 低音 4 970 1077 高音 1 319 1728 低音 5 950 1197 高音 2 277 1770 低音 6 757 1290 高音 3 248 1799 低音 7 675 1372 高音 4 233 1814 中音 1 637 1410 高音 5 208 1839 中音 2 587 1480 高音 6 185 1862 中音 3 505 1542 高音 7 165 1882 （ 3） 樂曲節(jié)奏的控制 本 設(shè)計 中的梁祝 和月亮代表我的心的 樂曲，最小的節(jié)拍為 1/4 拍，若將 1 拍的時間定為 1 秒，則只需要提供一個 4Hz 的時鐘頻率即可產(chǎn)生 1/4 拍的時長（ 秒），對于其它占用時間較長的節(jié)拍（必為 1/4 拍的整數(shù)倍）則只需要將該音符連續(xù)輸出相應(yīng)的次數(shù)即可。 硬件演奏電路頂層設(shè)計 USE 。聲音輸出 END。 HIGH : OUT STD_LOGIC。 SIGNAL ToneIndex : STD_LOGIC_VECTOR (3 DOWNTO 0)。 音樂節(jié)拍和音調(diào)發(fā)生器模塊 N ot eT absins tc lkSELR STT oneI ndex [ 3. . 0] 圖 音樂節(jié)拍和音調(diào)發(fā)生器模塊 (1) 音樂節(jié)拍和音調(diào)發(fā)生器模塊 RTL 電路圖 cl o cka d d r e ss [ 7 . . 0 ]q [ 3 . . 0 ]A [ 7 . . 0 ]B [ 7 . . 0 ]O U T [ 7 . . 0 ]A D D E RD QP R EE N AC L RSELD A T A AD A T A BO U T 0M U X 2 1SELD A T A AD A T A BO U T 0M U X 2 1m u s i c: u 1A d d 08 39。 END。139。139。 END。它提供了每個音符所對應(yīng)的分頻預(yù)置數(shù)，即給數(shù)控分頻模塊提供計數(shù)初值，這里以 “梁祝 ”樂曲為例，列出了在這個樂曲中所用到的 13 個音符的分頻預(yù)置數(shù)。4 位預(yù)制數(shù)查表 CODE : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) 。 2047 WHEN 0001 = Tone=01100000101 。039。 CODE=0101。1290。 HIGH =39。 WHEN 1010 = Tone=11000000110 。139。 CODE=0001。 音樂符數(shù)控 11 分頻電路模塊 音樂譜對應(yīng)分頻預(yù)置數(shù)查表電路模塊 (1) 音樂符數(shù)控 11 分頻電路模塊 S pe ak erain s tc lkT on e[ 10 ..0]S pk S 圖 音樂符數(shù)控 11 分頻電路模塊 (2) 音樂符數(shù)控 11 分頻電路模塊 RTL 電路圖 DE N AQP R EC L RA [ 3 . . 0 ]B [ 3 . . 0 ]O U T [ 3 . . 0 ]A D D E RA [ 1 0 . . 0 ]B [ 1 0 . . 0 ]O U T [ 1 0 . . 0 ]A D D E RA [ 1 1 . . 0 ]B [ 1 1 . . 0 ]O U TE Q U A LDE N AQP R EC L RA [ 3 . . 0 ]B [ 3 . . 0 ]O U TL E S S _ T H A NDE N AQP R EC L RD QP R EE N AC L RD QP R EE N AC L RSELD A T A AD A T A BO U T 0M U X 2 1\ D e l a y Sp kS : C o u n t 2 Sp kS ~re g 0cl kSp kST o n e [ 1 0 . . 0 ]F u l l Sp kS\ G e n Sp kS : C o u n t 1 1 [ 1 0 . . 0 ]Eq u a l 01 39。在計數(shù)器的輸入端 給定不同的初值，而此預(yù)置數(shù)就是表 1 中的計數(shù)初值，就可得到不同音符的發(fā)音頻率信號。例如在分頻預(yù)置數(shù)模塊中若取 tone[10..0]=1036，將發(fā)出音符為 “3”音的信號頻率。 ARCHITECTURE one OF Speakera IS SIGNAL PreCLK, FullSpkS : STD_LOGIC。EVENT AND clk = 39。139。 END IF。139。 END。首先在 File 菜單下的 New 菜單上選擇 Text Editor File 命令，進入文本編輯器，然后輸入以上格式的數(shù)據(jù)文件。 定制好的 ROM 文件 VHDL 程序如下： LIBRARY ieee。 lpm_widthad : NATURAL。 BEGIN q = sub_wire0(3 DOWNTO 0)。此時從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號，為了有利于驅(qū)動揚聲器，需另加一個 D 觸發(fā)器以均衡其占空比，這時的頻率就變?yōu)樵瓉淼?1/2，剛好就是相應(yīng)音符的頻率。由表中可知高音 1 的分頻系數(shù)為 319，即對輸入時鐘 Clk 進行 319 次分頻就可得高音 1 的發(fā)聲頻率，因此這個程序?qū)崿F(xiàn)了模塊的功能。 Entity toaba is Port( index : in std_logic_vector(4 downto 0)。039。039。039。039。139。139。139。139。139。139。139。 End。 clkout :out std_logic)。event and clk0=39。 speaks=q2(21)。139。 end beha。 03:3。 11:7。 19:2。 27:9。 35:6。 43:10。 51:6。 59:1。 67:2。第一段 75:5。 83:5。村 91:5。 99:6。小呀小山村 107:5。 115:6。媽已 123:6。 131:2。 139:5。 147:3。 155:6。 163:3。 171:5。 179:5。 187:6。 195:2。 202:9。 210:10。 218:10。 226:6。 基于 FPGA 音樂硬件演奏電路設(shè)計 30 234:10。 242:7。 250:6。 258:2。 265:10。 273:6。媽媽的吻，甜蜜的吻； 281:6。 289:3。 297:2。 304:10。 312:7。 320:5。 328:6。 336:2。 344:7。 352:3。 360:4。 368:2。 376:7。 384:2。 392:7。 400:6。 408:7。 416:3。 424:5。 432:2。 440:5。 448:3。 456:7。 464:3。 472:5。 480:5。 488:6。 496:2。 503:9。 511:10。 519:10。 527:6。 535:9。 543:6。 539:7。 531:6。 523:9。 515:7。 507:7。 500:2。 492:2。 484:3。 476:9。難忘懷， 468:2。 460:5。過去的時光難忘懷， 452:6。 444:6。白發(fā)鬢鬢 436:2。 428:2。我那親愛的媽媽已 420:6。 412:6。小呀小山村， 404:5。 396:6。在那遙遠的小山村， 388:5。 380:5。第四拍 372:5。 364:2。 356:1。 348:6。 340:10。 332:6。 324:9。第一拍 316:2。 308:7。 300:2。 293:2。 285:6。 277:3。 269:9。 262:2。 254:5。 246:3。 238:9。 230:6。 222:9。 214:7。 206:7。 199:2。 191:2。 183:3。 175:9。難忘懷 167:2。 159:6。懷 151:6。 143:6。白發(fā)斑斑 135:2。 127:5。 119:3。 111:7。 103:6。 95:7。 87:2。 79:7。 71:2。 63:4。 55:3。 47:7。 39:2。 31:6。 23:5。 15:7。 07:10。 Data_radix=dec。039。event and speaks=39。)。 signal speaks:std_logic。 基于 FPGA 音樂硬件演奏電路設(shè)計 22 參考文獻 [1] 潘松． EDA 技術(shù)實用教程．北京：科學(xué)教育出版社 .2020 [2] Quartus Semiconductor data books. Quartus Semiconductor Corporation. 2020 [3] 杭州康芯電子有限公司 ． GW48PK3 實驗系統(tǒng)說明書 ． 杭州康芯電子有限公司 ． 2020 基于 FPGA 音樂硬件演奏電路設(shè)計 23 附錄 1 音樂演奏電路 VHDL源程序 程序 1： 4Hz 時鐘發(fā)生器模塊程序 CLK4Hz library ieee。139。139。139。139。139。139。139。039。039。039。039。音樂符對應(yīng)分頻 11 位 End。 在前面的 VHDL 設(shè)計中，我們只能通過程序輸出 “梁祝 ”曲子中的 13 個音符的分頻預(yù)置數(shù)（即計數(shù)初值），但是在其它的樂曲中可能會用到另外的那些音符，因此對程序進行修改完善它的功能，使其能輸出另外那些音符的分頻預(yù)置數(shù)。 數(shù)控分頻模塊中對 Clk 輸入信號的分頻比由 11 位預(yù)置數(shù) tone[10..0]決定。 仿真結(jié)果如下圖： 圖 音樂節(jié)拍和音調(diào)模塊 NoteTabs 波形仿真 ToneTaba 分頻預(yù)置數(shù)查表模塊的仿真 (1) 波形仿真 將所編寫的分頻預(yù)置數(shù)查表模塊 ToneTaba的程序設(shè)為工程，選用 Altera公司的 Cyclone系列中的 EPIC12Q240C8 為目標芯片進行仿真。 PORT ( address : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。 定制音符數(shù)據(jù)的 ROM 文件 ： (1) 進入 QUARTUS||，選菜單 TOOLmegawizard plugin manager，選擇 “creat a new…” ，然后按 “next”鍵，選擇 LPMROM；最后在 browse 下的欄中鍵入路徑與輸出文件名 ,注意后綴 vhd 小寫。 Data_radix = dec。039。EVENT AND FullSpkS = 39。 ELSE Count11 := Count11 + 1。 END PROCESS。 將 CLK 進行 16 分頻， PreCLK 為 CLK 的 16 分頻 IF Count411 THEN PreCLK = 39。 ENTITY Speakera IS PORT ( clk : IN STD_LOGIC。 時鐘（ Clk）端輸入的是在十六進制模塊里對 12MHz 的信號進行 16 分頻得到的750KHz， 750KHz 的信號根據(jù)分頻預(yù)置數(shù)模塊中所提供的計數(shù)初值，分別得出相應(yīng)音符頻率的兩倍值。 h 0 0 1 C o u n t 1 1 ~[ 1 0 . . 0 ]