[配套]第12章存儲(chǔ)器和可編程邏輯器件-文庫(kù)吧在線文庫(kù)
【正文】 芯片上的電路和金屬引線由半導(dǎo)體廠家做好，其邏輯功能由用戶開發(fā)實(shí)現(xiàn)。 特點(diǎn)：生產(chǎn)周期長(zhǎng)，費(fèi)用高，風(fēng)險(xiǎn)大。是數(shù)字系統(tǒng)傳統(tǒng)設(shè)計(jì)中使用的主要邏輯器件。 概述 這類電路的特點(diǎn)：器件密度高，邏輯功能可由軟件配置，用它所構(gòu)成的數(shù)字系統(tǒng)硬件規(guī)模小，系統(tǒng)靈活性高。 半定制電路分類： ㈠ 門陣列 （ Gate Array) 在硅片上預(yù)先做好大量相同的基本單元電路，并把它整齊地排成陣列，這種半成品芯片稱為 母片 。 1. PLD器件的連接表示方法 固定連接 可編程連接 不連接 2. 門電路表示法 1 A A 1 A A A A 反向緩沖器 A B C F A B C F 與門 A B C ≥1 F A B C ≥1 F 或門 3. 陣列圖 1 A 1 B 1 C D=BC E=AABBCC=0 F=AABBCC=0 G=1 存儲(chǔ)器 存儲(chǔ)器是一種通用大規(guī)模集成電路 ,用來(lái)存放程序和數(shù)據(jù) . 存儲(chǔ)器分類 : 1) 只讀存儲(chǔ)器 (ROM) 2) 隨機(jī)存取存儲(chǔ)器 (RAM) ROM (ReadOnly Memory) ROM存放固定信息 ,只能讀出信息 ,不能寫入信息 .當(dāng)電源切斷時(shí) ,信息依然保留 . 1. ROM的結(jié)構(gòu) . . . . . . A0 A1 An1 地址譯碼器 存儲(chǔ)陣列 2n m W0 W1 W2n1 F0 F1 Fm1 字線 位線 地址線 1) 地址譯碼器為二進(jìn)制譯碼器 ,即全譯碼結(jié)構(gòu) .(地址線為n根 ,譯碼器輸出為 2n根字線 ,說明存儲(chǔ)陣列中有 2n個(gè) 存儲(chǔ)單元 ) 2) 存儲(chǔ)陣列輸出有 m根位線 ,說明每個(gè) 存儲(chǔ)單元 有 m位 ,即 一個(gè)字有 m位二進(jìn)制信息組成 .每一位稱為一個(gè) 基本存 儲(chǔ)單元 . 3) 存儲(chǔ)器的容量定義為 : 字?jǐn)?shù)位數(shù) (2n m). 一個(gè)二極管 ROM的例子 A1 A0 F0 F1 F2 F3 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 2 1 1 0 0 1 0 1 A1 1 A0 W0 W1 W2 W3 F0 F1 F2 F3 位線 字線 ① W0~W3為地址譯碼器的輸出 Wi=mi (mi為地址碼組成 的最小項(xiàng)） ② 當(dāng) A1A0=00時(shí)， W0=1, F0F1F2F3=0100(一個(gè)字）； 當(dāng) A1A0=01時(shí)， W1=1, F0F1F2F3=1001(一個(gè)字）； 當(dāng) A1A0=10時(shí)， W2=1, F0F1F2F3=0110(一個(gè)字）； 當(dāng) A1A0=11時(shí)， W3=1, F0F1F2F3=0010(一個(gè)字）。 * 2）、 3）是 PROM的主要用途。 3）通常在 CS上呈現(xiàn)的代表 1和 0信號(hào)的電平 值相差不大，故信號(hào)較弱。 輸 入 輸 出 輸 入 電 路 與 陣 列 或 陣 列 輸 出 電 路 PLD基本結(jié)構(gòu)框圖 互補(bǔ) 輸入項(xiàng) 與項(xiàng) 或項(xiàng) 反饋?lái)?xiàng) 根據(jù) 與 、 或 陣列的可編程性， PLD分為三種基本結(jié)構(gòu)。 特點(diǎn)：速度快，費(fèi)用低，易于編程。 ?控制字的內(nèi)容是在編程時(shí)由編程器根據(jù)用戶定義 的管腳及實(shí)現(xiàn)的函數(shù)自動(dòng)寫入的。 互補(bǔ)輸出 . 本例為低 輸出有效 ② 可編程 I/O結(jié)構(gòu) I/O ≥1 1 輸入項(xiàng) I … … EN 1 1 2) 寄存器輸出型 寄存器輸出型結(jié)構(gòu) ,內(nèi)含觸發(fā)器 ,適應(yīng)于實(shí)現(xiàn)時(shí)序邏輯電路 . ① 寄存器輸出結(jié)構(gòu)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1