數(shù)字電子技術(shù)基礎(chǔ)-第三章--組合邏輯電路-文庫吧在線文庫
【正文】 法器u（一） 1位加法器216。求 (100100)B247。例 335 用 74X85設(shè)計比較兩個七位二進制數(shù)大小的電路。l（二）多位加法器l1. 串行進位加法器l（三）集成加法器的應(yīng)用u1. 加法器級聯(lián)實現(xiàn)多位二進制數(shù)加法運算l2. 用 74X283構(gòu)成一位 8421BCD碼的加法器l例 316 試采用 74X283完成 8421BCD碼到余 3碼的轉(zhuǎn)換。 解法二：作出邏輯函數(shù) L的真值表l在上面的這個例題中，要實現(xiàn)的邏輯函數(shù)中的變量個數(shù)與數(shù)據(jù)選擇器的地址輸入端的個數(shù)相同，將變量與數(shù)據(jù)選擇器的地址輸入端一一對應(yīng)即可。l第 3種方案： G1作為數(shù)據(jù)輸入端， Y0 Y1Y2 Y3 Y4 Y5 Y6 Y7作為數(shù)據(jù)輸出端，反相輸出， A2AlA0作為地址選擇信號。GS: GS=0 indicate that one or more inputs are active.EO: EO =0 indicate that no input line is active.74X147 實驗用芯片l10線 4線集成優(yōu)先編碼器芯片三、集成編碼器的應(yīng)用l（一）編碼器的擴展l（二）組成 8421BCD 編碼器CD4532B第五節(jié) 常用中規(guī)模集成組合邏輯模塊之二 譯碼器l一、二進制譯碼器u（一）二進制譯碼器的定義與功能u設(shè)計一個 2線 4線譯碼器。l解 ：（ 1）約定：輸入為高電平有效，信息有效用 1表示，無效用 0表示。但這種方法由于其工作量龐大，因而并不實用。 l冒險分靜態(tài)冒險和動態(tài)冒險。列出真值表如表所示。第三章 組合邏輯電路作業(yè)l 31l 32l 34l 39l 315l 318l 322l 323l 324l 327l 334內(nèi)容l第一節(jié) 組合邏輯電路的分析l第二節(jié) 用小規(guī)模集成電路 (SSI)實現(xiàn)組合邏輯電路的設(shè)計l第三節(jié) 組合邏輯電路中的競爭冒險l第四節(jié) 常用中規(guī)模集成組合邏輯模塊之一 編碼器l第五節(jié) 常用中規(guī)模集成組合邏輯模塊之二 譯碼器l第六節(jié) 常用中規(guī)模集成組合邏輯模塊之三 數(shù)據(jù)選擇器l第七節(jié) 常用中規(guī)模集成組合邏輯模塊之四 算術(shù)運算電路l第八節(jié) 常用中規(guī)模集成組合邏輯模塊之五 數(shù)值比較器第一節(jié) 組合邏輯電路的分析l一、組合邏輯電路的特點及邏輯功能描述二、組合邏輯電路的分析方法l例 3 1 組合邏輯電路如圖所示，分析該電路的邏輯功能。三、用小規(guī)模集成電路實現(xiàn)不完全描述的組合邏輯電路設(shè)計l例 34 設(shè)計一個將余 3碼變換成 8421BCD碼的組合邏輯電路。靜態(tài)冒險出現(xiàn)在二級電路中。l二、在組合邏輯電路中，當某瞬間，只有單個輸入變量改變狀態(tài)的簡單情況時，分析有無靜態(tài)冒險的簡便方法為寫出函數(shù)的與或表達式，畫出卡諾圖，檢查有無幾何相鄰的乘積項（兩個不同的乘積項如果包含了幾何相鄰的最小項，則這兩個乘積項稱為是幾何相鄰的），有則有競爭冒險，反之則無。 4個信息分別用 I0、 I I I3表示， 2位代碼用 A A0表示，且對應(yīng)的關(guān)系為： I0的編碼為 00（左邊為 A右邊為 A0）， I1的編碼為 01（左邊為A右邊為 A0）， I2的編碼為 10（左邊為 A右邊為 A0）， I3的編碼為 11（左邊為 A1 、右邊為 A0 ）。u解法一：u（ 1）約定：兩個輸入信號分別用 A， B表示，四個輸出信號分別用 Y0 ， Y1 ， Y2 ， Y3表示，輸出信號為低電平有效， AB=00對應(yīng) Y0信號，AB=01對應(yīng) Y1信號， AB=10對應(yīng) Y2信號，AB=11對應(yīng) Y3信號。 二、代碼變換譯碼器 三、顯示譯
教學課件相關(guān)推薦
鄂ICP備17016276號-1