第三講arm編程模型,異常處理2課時-文庫吧在線文庫
【正文】 地址單元 ,這種方法成為大印第安序 (高端優(yōu)先 )。 ?大部分處理器 I/O設(shè)備和內(nèi)存存在相同的地址空間 ,用相同指令進(jìn)行訪問 ,memorymapped I/O。這一階段，指令擁有 譯碼邏輯，但不擁有數(shù)據(jù)通路。 ?字節(jié)（ Byte）：在 ARM體系結(jié)構(gòu)和 8位 /16位處理器體系結(jié)構(gòu)中，字節(jié)的長度均為 8位。對于程序員而言，處理器的不同工作模式就是不同的編程模式 ? ARMV4版本以后共有 7種工作模式 : ? User 用戶模式 : 處理器正常的程序執(zhí)行狀態(tài) ? FIQ 快速中斷模式 : 用于高速數(shù)據(jù)傳輸或通道處理 ? IRQ 中斷模式 : 用于通用的中斷處理 ? Supervisor管理模式 :系統(tǒng)使用的保護(hù)模式 entered on reset and when a Software Interrupt instruction is executed ? Abort數(shù)據(jù)訪問中止模式 :當(dāng)數(shù)據(jù)或指令預(yù)取終止時進(jìn)入該模式，可用于虛擬存儲及存儲保護(hù)。 ?異常模式 ： 快速中斷模式、外部中斷模式、管理模式、中止模式、未定義模式 。 No. 19 2022 寄存器 R14 ?R14也稱作子程序連接寄存器（ Subroutine Link Register）或連接寄存器 LR。備份的程序狀態(tài)寄存器用來進(jìn)行異常處理，其功能包括： ?保存 ALU中的當(dāng)前操作信息 ?控制允許和禁止中斷 ?設(shè)置處理器的運(yùn)行模式 27 31 N Z C V Q 28 6 7 I F T mode 16 23 8 15 5 4 0 24 f s x c U n d e f i n e d J No. 22 2022 條件碼標(biāo)志 ?條件碼標(biāo)志（ Condition Code Flags） ? N、 Z、 C、 V均為條件碼標(biāo)志位。 ? T標(biāo)志位：該位反映處理器的運(yùn)行狀態(tài)。 No. 27 2022 第三講 ARM微處理器編程模型和異常處理 ?第二講 ARM7TDMI嵌入式微處理器原理 ?ARM 微處理器的編程模型 ?ARM微處理器的異常處理 No. 28 2022 ARM的異常處理 ? 正常的程序執(zhí)行流程發(fā)生暫時的停止時，稱之為異常。 ? 8086微處理器的異常分為內(nèi)部異常和外部中斷 ?內(nèi)部異常：單步、 INTO（軟件中斷）、 INTn（軟件中斷）、除法錯 ?外部中斷：非屏蔽中斷和可屏蔽中斷。 ?響應(yīng)過程 R14_FIQ= 產(chǎn)生數(shù)據(jù)異常的指令后面的第二條指令 SPSR_FIQ= CPSR CPSR[4:0] = 0b10001 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時 CPSR[6]= 1 : 禁止 FIQ中斷 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 000001C或者 0xFFFF001C No. 40 2022 IRQ異常處理 ?IRQ異常屬于正常的中斷請求，可通過對處理器的 nIRQ引腳輸入低電平產(chǎn)生， IRQ的優(yōu)先級低于 FIQ，當(dāng)程序執(zhí)行進(jìn)入 FIQ異常時， IRQ可能被屏蔽。將寄存器 LR中的值減 4后，復(fù)制到程序計數(shù)器 PC中，實現(xiàn)程序返回， 同時 將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中。將寄存器 LR中的值減 8后，復(fù)制到程序計數(shù)器 PC中，實現(xiàn)程序返回，同時將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中 。將寄存器 LR中的值減 4后，復(fù)制到程序計數(shù)器 PC中，實現(xiàn)程序返回，同時將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中 。 ?可以認(rèn)為應(yīng)用程序總是從復(fù)位異常處理程序開始執(zhí)行的，因此復(fù)位異常處理程序不需要返回。 ? 響應(yīng)復(fù)位異常的過程： R14_svc= Unpredictable Value SPSR_svc= Unpredictable Value CPSR[4:0] = 0b10011 ：設(shè)置進(jìn)入異常模式 CPSR[5] = 0 ：切換到 ARM工作狀態(tài)時 CPSR[6] = 1 ：禁止 FIQ 中斷 CPSR[7] = 1 ：禁止 IRQ 中斷 PC = 0000000 或者 0xFFFF0000 No. 35 2022 未定義指令異常 ? 未定義指令異常在下面的情況下發(fā)生： ? ARM嘗試執(zhí)行一個真正的沒有定義的指令 ? ARM遇到一個協(xié)處理器指令，但這個協(xié)處理器在系統(tǒng)中并不存在 ? ARM遇到一個協(xié)處理器指令，這個協(xié)處理器在系統(tǒng)中存在，但是 ARM運(yùn)行于非特權(quán)模式，于是拒絕這條指令 ? 這種機(jī)制可以用來通過軟件仿真系統(tǒng)中的某些部件的功能 ?例：如果系統(tǒng)中不包含浮點運(yùn)算部件， CPU遇到浮點運(yùn)算指令時，將發(fā)生未定義指令異常，在該未定義指令異常處理程序中可以通過其它的指令序列仿真該浮點運(yùn)算指令 。 ? ARM體系結(jié)構(gòu)中的異常，與 8位 /16位體系結(jié)構(gòu)的中斷有很大的相似之處，但異常與中斷的概念并不完全等同。這些位決定了處理器的運(yùn)行模式。 No. 23 2022 控制位標(biāo)志 ? PSR的低 8位（包括 I、 F、 T和 M[4： 0]）稱為控制位，當(dāng)發(fā)生異常時這些位可以被改變。 ?在每一種運(yùn)行模式下，都可用 R14保存子程序的返回地址，當(dāng)用 BL或 BLX指令調(diào)用子程序時，將 PC的 當(dāng)前值拷貝給R14，執(zhí)行完子程序后，又將 R14的值拷貝回 PC，即可完成子程序的調(diào)用返回。 ?而在 Thumb指令集中，某些指令強(qiáng)制性的要求使用 R13作為堆棧指針。 ?應(yīng)用程序運(yùn)行在 用戶模式 。 這種方法成為小印第安序 (低端優(yōu)先 )。 No. 11 2022 存儲器系統(tǒng)－內(nèi)存映射 ? 內(nèi)存映射 : 如何劃分不同的內(nèi)存和 I/O設(shè)備之間的地址空間 (memory Map) ? Intel的 X86處理器 ,對 I/O設(shè)備設(shè)置了單獨的地址空間 ,用單獨指令來訪問 ,I/O端口映射方式 ported I/O。 ?PC－ 8 PC－ 4 執(zhí)行 指令擁有數(shù)據(jù)通路。 ? ARM體系結(jié)構(gòu)將存儲器看作是從 零地址開始的字節(jié)的線性組合 。 used to handle memory access violations ? Undef未定義指令中止模式 : used to handle undefined instructions當(dāng)未定義的指令執(zhí)行時進(jìn)入該模式，可用于支持硬件協(xié)處理器的軟件仿真 ? System系統(tǒng)模式 : privileged mode using the same re
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1