【正文】 A 方式 ④ 通道方式二、填空題1．（65﹒25）10 =（ ）16。9．相聯(lián)存儲(chǔ)器是按______訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放_(tái)_____.10．磁盤(pán)一般采用 磁記錄方式，而磁帶一般采用 磁記錄方式。18．完成一條指令一般分為 周期和 周期。三、簡(jiǎn)答題1．兩數(shù)的浮點(diǎn)數(shù)相加減后，為什么用階碼判別溢出？2．寫(xiě)出浮點(diǎn)數(shù)加減運(yùn)算步驟。14．簡(jiǎn)述計(jì)算機(jī)CPU流水線工作原理及流水線阻塞原因，并舉三個(gè)因素分析。4．某硬盤(pán)內(nèi)有10片盤(pán)片，每盤(pán)片有2個(gè)記錄面，每個(gè)記錄面有6000 磁道，每道分為32個(gè)扇區(qū)，每扇區(qū)512字節(jié)，磁盤(pán)轉(zhuǎn)速5400轉(zhuǎn)/分，求硬盤(pán)內(nèi)有多少個(gè)存儲(chǔ)面，有多少個(gè)柱面，硬盤(pán)的存儲(chǔ)容量是多少，數(shù)據(jù)傳輸率是多少。(2)5級(jí)中斷同時(shí)發(fā)出中斷請(qǐng)求，按更改后次序畫(huà)出進(jìn)入各級(jí)中斷處理程序的過(guò)程示意圖。 試卷A一、填空題：（每空1分，共15分）原碼一位乘法中，符號(hào)位與數(shù)值位（ ），運(yùn)算結(jié)果的符號(hào)位等于（ ）。A、通用寄存器 B、主存 C、程序計(jì)數(shù)器 D、堆棧CPU是指（ ）。虛擬存儲(chǔ)器可以實(shí)現(xiàn)（ ）。A、原碼運(yùn)算的二進(jìn)制減法器 B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器1堆棧常用于（ ）。A、010011101 （原碼） B、110011110（原碼） C、010111111 （補(bǔ)碼） D、110111001（補(bǔ)碼）三、簡(jiǎn)答題：（每題5分，共10分）Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共35分）（本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。A、（10011001）2 B、（227）8 C、（98）16 D、（152）10在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是 。那么出棧操作的動(dòng)作順序應(yīng)為 。A、用于選擇主存單元地址 B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址 D、用于指定主存和I/O設(shè)備接口電路的地址1CRT的分辨率額為10241024，顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是 。 計(jì)算機(jī)軟件一般分為 和 兩大類(lèi)。RISC機(jī)器具有什么優(yōu)點(diǎn)，試簡(jiǎn)單論述。 移，補(bǔ) 水平，垂直匹配CPU和主存之間的速度超大規(guī)模集成電路，精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存取（訪問(wèn)），動(dòng)態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器。地址3280H在Cache的50H組內(nèi)。⑥狀態(tài)條件寄存器（PSW）：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。⑦一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。A、階碼 B、符號(hào) C、尾數(shù) D、基數(shù) E、階碼和尾數(shù)算術(shù)/邏輯運(yùn)算單元74181ALU可完成 。A、主存中讀取一個(gè)單元的時(shí)間 B、主存中寫(xiě)入一個(gè)單元的時(shí)間C、連續(xù)兩次訪問(wèn)主存單元的最短時(shí)間間隔 D、主存中訪問(wèn)一個(gè)存儲(chǔ)單元的平均時(shí)間1虛擬存儲(chǔ)器可以實(shí)現(xiàn) 。（8分）（2）并畫(huà)出SRAM與CPU的連接圖，請(qǐng)標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位D、在CPU中運(yùn)算的結(jié)果最大為2的16次方CPU是指（ ）。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取速度D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間1計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（ ）。A、指令周期 B、機(jī)器周期 C、節(jié)拍周期 D、時(shí)鐘周期二、填空題：（每空2分，共34分）在減法運(yùn)算中，正數(shù)減（ ）數(shù)可能產(chǎn)生溢出，此時(shí)的溢出為（ ）溢出；負(fù)數(shù)減（ ）數(shù)可能產(chǎn)生溢出，此時(shí)的溢出為（ ）溢出。（6分）已知X=，Y=―，求[X/2]補(bǔ)，[―X]補(bǔ)。RISC指令系統(tǒng)的最大特點(diǎn)是：（ ）、（ ）等。A、地址指定方式 B、堆棧存儲(chǔ)方式C、內(nèi)容指定方式 D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合1在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B、每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D、一條微指令由若干條機(jī)器指令組成交叉存儲(chǔ)器實(shí)質(zhì)上是一種（ ）存儲(chǔ)器，它能（ ）執(zhí)行（ ）獨(dú)立的讀寫(xiě)操作。（8分）2006年攻讀碩士學(xué)位研究生入學(xué)考試《計(jì)算機(jī)組成原理》試題一、選擇題：（每空2分，共40分）指令系統(tǒng)中采用不同尋址方式的目的主要是（ ）。控制器由哪幾個(gè)部件構(gòu)成？它們各自有什么功能？Cache有哪幾種地址映射方法？簡(jiǎn)述各自的映射原理和特點(diǎn)？寫(xiě)出指令系統(tǒng)的常見(jiàn)的、基本的尋址方式。A、模塊式，并行，多個(gè) B、模塊式，串行，多個(gè)C、整體式，并行，一個(gè) D、整體式，串行，多個(gè)1主存儲(chǔ)器和CPU之間增加cache的目的是 。A、運(yùn)算器、存儲(chǔ)器、控制器 B、控制器C、運(yùn)算器和控制器 D、運(yùn)算器、控制器和主存Pentium是 位微處理器。③只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。④緩沖寄存器（DR）：1作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。常用的刷新方法有集中式刷新和分布式刷新。求磁盤(pán)總?cè)萘?。在存?chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問(wèn)題，此時(shí)我們較常使用的替換算法有 和 等。A、一個(gè)字節(jié) B、二個(gè)字節(jié) C、三個(gè)字節(jié) D、四個(gè)字節(jié)某一SRAM芯片，其容量為5128位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為 。A、控制器 B、控制器、 運(yùn)算器、cache C、運(yùn)算器和主存 D、控制器、ALU和主存1設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，變址尋址方式的有效地址為 。A、11001011 B、11010110 C、11000001 D、11001001在CPU中，跟蹤后繼指令地址的寄存器是 。試問(wèn)：（1）若該機(jī)主存采用16K1位的DRAM芯片（內(nèi)部為128128陣列）構(gòu)成最大主存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（6分）（2）若為該機(jī)配備2K8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫(xiě)出對(duì)主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組？（4分）（3）若用4個(gè)8K4位的SRAM芯片和2個(gè)4K8位的SRAM芯片形成24K8位的連續(xù)RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS（片選，低電平有效）和WE（寫(xiě)使能，低電平有效）信號(hào)控制端。A、程序計(jì)數(shù)器 B、累加計(jì)數(shù)器 C、中斷計(jì)數(shù)器 D、程序狀態(tài)字1某虛擬存儲(chǔ)器采用頁(yè)式內(nèi)存管理，使用LRU頁(yè)面替換算法，考慮下面的頁(yè)面訪問(wèn)地址流（每次訪問(wèn)在一個(gè)時(shí)間單位中完成），7。A、算術(shù)運(yùn)算結(jié)果 B、邏輯運(yùn)算結(jié)果C、運(yùn)算類(lèi)型 D、算術(shù)邏輯運(yùn)算指令及測(cè)試指令的結(jié)果狀態(tài)在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位。在下列常用術(shù)語(yǔ)后面，寫(xiě)出相應(yīng)的中文名稱(chēng)：VLSI( ), RISC( ), DMA( ), DRAM( )。（16K16）= 8片 因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模塊16K32位，各模塊通過(guò)A1A14進(jìn)行2：4譯碼。已知在一段給定的時(shí)間內(nèi)，CPU訪問(wèn)了cache的6塊，訪問(wèn)了主存1001001005地址。19．簡(jiǎn)述堆棧的作用。7．指令和數(shù)據(jù)均以二進(jìn)制代碼形式放在主存中，請(qǐng)問(wèn)CPU如何區(qū)別它們是指令還是數(shù)據(jù)？8．簡(jiǎn)述補(bǔ)碼運(yùn)算與原碼運(yùn)算的不同。22. 機(jī)器周期基本上是根據(jù) 確定。14．設(shè)X（真值）﹦0﹒1001，則［X］補(bǔ)為 。5．一條指令分為 和___ ___兩部份。 ① 2ns ② 2181。① 主存地址寄存器 ② 程序計(jì)數(shù)器 ③ 指令寄存器 ④ 狀態(tài)條件寄存器32．至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（ ）。① 光盤(pán) ② 固態(tài)盤(pán) ③ 硬盤(pán) ④ 軟盤(pán)24．指令周期是指（ ）。 ① 原碼 ② 補(bǔ)碼 ③ 移碼 ④ 反碼，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（