原理與接口技術(shù)-第7章-文庫(kù)吧在線文庫(kù)
【正文】 數(shù)據(jù)線（ Date Bus）、地址線（ Address Bus）和控制線（ Control Bus）。 ? （ 2）總線標(biāo)準(zhǔn)：國(guó)際工業(yè)界正式公布或推薦的把各種不同的模塊組成計(jì)算機(jī)系統(tǒng)時(shí)必須遵守的規(guī)范。 ? 學(xué)習(xí)要求 ? 了解總線、總線標(biāo)準(zhǔn)、接口、接口標(biāo)準(zhǔn)的基本概念。 ? （ 4）接口標(biāo)準(zhǔn)：接口標(biāo)準(zhǔn)是指外設(shè)接口的規(guī)范和定義，它涉及外設(shè)接口的信號(hào)線定義、傳輸速率、傳輸方向、拓樸結(jié)構(gòu)、電氣和機(jī)械特性等方面。③接口一般被安置在機(jī)箱外，以插頭或插座形式提供使用。 ? （ 4）局部總線：局部總線是介乎于 CPU總線和系統(tǒng)總線之間的一級(jí)總線，是微機(jī)中常采用的一種重要總線。 ? （ 4）測(cè)試儀器接口標(biāo)準(zhǔn)：提供和一些測(cè)試儀器儀表相連接的接口標(biāo)準(zhǔn)。 ? ISA總線一直貫穿 286和 386SX時(shí)代，但在 32位 386DX處理器出現(xiàn)之后， 16位寬度的 ISA總線就遇到問(wèn)題，總線數(shù)據(jù)傳輸慢得使處理器性能受到嚴(yán)重的制約。 ? 從結(jié)構(gòu)上看， PCI局部總線實(shí)質(zhì)上就是在 CPU總線和 ISA總線之間增加了一級(jí)總線。 ? （ 4）自動(dòng)識(shí)別與配置外設(shè)，極大地方便了用戶使用。 ? 2022年 8月， Intel推出 ，它的工 作電壓進(jìn)一步降低到 ，所增加的 8X模式， 可以提供 。 PCI Express總線 ? 第 3代 I/O總線 —— PCI Expres（簡(jiǎn)稱 PCIE）很好地解決了 PCI/AGP總線在大量數(shù)據(jù)傳輸時(shí)遇到的瓶頸問(wèn)題。 Hyper Transport總線 ? HyperTransport最初是由 AMD在 1999年提出的一種總線技術(shù)。預(yù)計(jì)在未來(lái)十年中，計(jì)算機(jī)都將運(yùn)行在 PCI Express和 HyperTransport這種近乎完美的總線架構(gòu)基礎(chǔ)之上。例如 PCI總線時(shí)鐘頻率若為 ，則其總線數(shù)據(jù)傳輸速率為 32/8＝ 。預(yù)計(jì)未來(lái)多年中，計(jì)算機(jī)都將運(yùn)行在以 PCIE和 Hyper Transport為基礎(chǔ)的總線架構(gòu)上。 ? 總線的基本性能指標(biāo)有：工作頻率（或總線的時(shí)鐘頻率）、位寬和帶寬。如 ISA的總線頻率為 8MHz，而 PCI總線有 、 。 ? 2022年 2月， AMD推出 HyperTransport ，其主要變化是數(shù)據(jù)傳輸頻率提升到 1GHz，32位總線的帶寬達(dá)到 8GBps。 ? 由于 PCIE將 PCI或 AGP的并行數(shù)據(jù)傳輸變?yōu)榇袛?shù)據(jù)傳輸，并且采用了點(diǎn)對(duì)點(diǎn)技術(shù)，因此，極大地加快了相關(guān)設(shè)備之間的數(shù)據(jù)傳送速度。 2022年 7月，推出更快的 PCIX ，它包含 PCIX 266及 PCIX 533兩套標(biāo)準(zhǔn)，分別針對(duì)不同的應(yīng)用。主要應(yīng)用在三維動(dòng)畫(huà)的加速上。如高性能圖形、視頻圖像、網(wǎng)絡(luò)等應(yīng)用程序，可以平滑地執(zhí)行。 ? EISA總線在計(jì)算機(jī)系統(tǒng)中與 PCI總線共存了相當(dāng)長(zhǎng)的時(shí)間，直到 2022年后 EISA才正式
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1