【正文】 級的系統(tǒng)描述最終轉化為跟芯片物理實現相對應的描述過程。當討論對于以 FPGA 為目標載體的數字系統(tǒng)設計時，其主要的設計形式在于有限狀態(tài)機為特征的全硬件數字系統(tǒng)的設計。 所謂數字系統(tǒng)，可以是基于計算機平臺的軟件系統(tǒng)、可以是基于計算機內核的軟硬件協(xié)同嵌入系統(tǒng)（或稱 SOC）、也可以是以狀態(tài)機為核心的硬件系統(tǒng)。 第 1 章 數字系統(tǒng)設計技術概述 數字系統(tǒng)設計技術的基本要素 有人說，現在的時代是信息化的時代，信息化的特征是對所有的信息進行數字化處理、數字化傳輸、數字化控制，由此構成的系統(tǒng)是數字系統(tǒng)。 所謂數字系統(tǒng)設計技術，就是指在解決了對不同目標信息的數字化編碼、數字化傳輸、數字化解碼的基本理論、算法定義和協(xié)議規(guī)范之后，對其如何進行系統(tǒng)的構成，如何以最優(yōu)化的性能（如速度，還原性等指標 ）、最低廉的成本（如芯片面積、集成密度等）來實現該系統(tǒng)的技術。 （ 2）對于嵌入式系統(tǒng)，從原理上而言，任一特定的目標邏輯功能或控制方式，既可以采用基于 CPU 的指令運算的程序化方式去實現 ，也可采用有限狀態(tài)機的全硬件方案去規(guī)劃。這種分解可以手工進行，也可以由計算機自動進行。物理域描述結構的物理實現，以及怎樣實際制作一個滿足一定的連接關系的結構，并能實現所要求功能的芯片。 其二，在 20世紀 80~90 年代，專用數字系統(tǒng)的專用化設計是其主要特征。 設計工具 本書介紹的 FPGA數字系統(tǒng)設計技術的核心是基于 EDA工具平臺的設計方法，主要內容包括： VHDL 或 Verilog行為設 計語言， FPGA原理及應用設計，數字系統(tǒng)設計的綜合技術、驗證技術，以及 EDA工具及其使用方法。這個過程就是所謂的設計實現過程，也可稱為布局布線過程。 對一個設計的驗證決定采用什么樣的驗證手段和驗證策略是一個非常復雜的決策過程。但由于 SRAM 具有掉電后的數據易失性，故一旦芯片的供電中斷，數據自然失去。主要的實現途徑可以分成：工藝集成 技術、現場集成技術。 目前，主要的 FPGA產品按原理來分，有 3 類：基于 SRAM 陣列開關編程的 FPGA、基于 E2PROM 或 Flash 陣列開關編程的 FPGA、基于反熔絲陣列開關編程的 FPGA。 圖 19 所示的是自頂向下與自底向上的設計比較。硬件描述語言可以在各個抽象層次上對數字系統(tǒng)進行描述，而且借助于 EDA設計工具，可以自動實現從高層次到低層次的轉換，這就使得自頂向下的設計過程得以實現。 ④ 設計流程自身的科學性規(guī)范化可保障所從事的設計的正確與可靠。 （ 3）選定工藝庫，確定約束條件，完成邏輯綜合與邏輯優(yōu)化 邏輯綜合和邏輯優(yōu)化的目標是將前面得到的 RTL 描述映射到具體的工藝上加以實現。功能測試就是為了檢驗線路的邏輯、時序是否正確。當完成版圖綜合后，由于各單元的布局布線已經確定，所以可以進一步獲取實際電路中連線電阻、連線電容等分布參數。 （ 2）基于 IP 重用的設計方法 第 1 章 數字系統(tǒng)設計技術概述 13 基于 IP 重用的數字 IC 的設計 方法，可以滿足芯片規(guī)模要求越來越大、設計周期要求越來越短的需求。當設計規(guī)模越來越大時，局部模塊設計的缺陷（ BUG）如留到系統(tǒng)驗證階段，就 會變得非常棘手，難以發(fā)現和難以修正。所 涉及 的內容主要有：工作速度 ， 面積大小，接口時序定義， DFT、 DFM 及 其他需要特別說明的 問題。用 C 語言開發(fā)的還可以是一個結構或一個類庫。 它針對特定的產品應用，以 IP 復 用 （一般包括一個或多個微處理器或DSP） 、 片上總線技術 為基礎 ，以軟硬件協(xié)同開發(fā)為特征， 根據 產品的系統(tǒng) 目標來選擇 功能ACTEL 數字系統(tǒng)現場集成技術 14 模塊，進行模塊互連和系統(tǒng)功能驗證。良好的芯片結構定義和模塊劃分是局部問題局部化的關鍵。 IC工程師 對 IP 重用 技術關注的焦點是 ：如何 進行 系統(tǒng) 功能 的結構 劃分 ； 如何 定義片上總線進行 模塊互連 ； 應該選擇哪些功能模塊， 在定義各個功能模塊時如何考慮盡可能多地利用現有 IP 資源而不是重新開發(fā)；在 功能模塊 設計時考慮怎樣定義才有利于以后的 IP復用 ，如何 進行系統(tǒng)驗證等。對于 FPGA設計來說，只需向 FPGA器件進行數據下載即可。 （ 6）布局布線 對于 IC 設計來說，這一步是借助版圖綜合的工具，在對應工藝的版圖庫支持下，完成自動布局布線。 （ 4）門級仿真 門級仿真的目標是為了驗證邏輯綜合出來的電路的正確性。算法優(yōu)化的 目標是選擇最優(yōu)化的算法實現；功能仿真的目的是驗證給定的行為描述是否能夠實現所需的功能。自頂向下的設計方法需要先進的 EDA設計工具和精確的工藝庫的支持。這種設計過程的優(yōu)點是符合硬件設計工程師的傳統(tǒng)習慣，缺點是在進行底層設計時，缺乏對整個系統(tǒng)總體性能的把握。而從設計方法而言，這兩種設計模式都是類同的。 全定制 IC 將從系統(tǒng)原理、模塊結構、電路功能 /性能各方面進行全優(yōu)化的用戶系統(tǒng)設計，追求性能最佳、面積最省、功耗最小等綜合系統(tǒng)指標的實現。該過程可由軟件包配附的下載編程軟件執(zhí)行。從設計的流程上來看，有單位延時的功能仿真（又稱前仿真）和布局布線后的系統(tǒng)時延仿真（又稱后仿真）。 所以，一般在布局布線后，還需對系統(tǒng)進行系統(tǒng)時延仿真，以使能及時修正系統(tǒng)邏輯或系統(tǒng)的布局布線方式。設計者往往不需要直接或完整地考慮系統(tǒng)的結構構成，而側重于系統(tǒng)的體系和功能的行為描述，這樣的設計輸入到電路構成之間的映射、轉換和優(yōu)化，則可由采用相應的 EDA工具的稱之為編譯、綜合的過程來完成。 其三， 20 世紀 90 年代以來，專用系統(tǒng)的通用化設計方式開始發(fā)展和普及，超大規(guī)模集成電路工藝技術的發(fā)展，專用集成系統(tǒng)的需要日益增長，特別是 FPGA 技術的成熟，使FPGA 芯片規(guī)模不斷上升，價格不斷下降。同樣，隨著計算機技術和軟件技術的發(fā)展，設計方法學得以不斷創(chuàng)新，設計工具的能力大大加強，為推動和發(fā)展這種更大規(guī)模的系統(tǒng)構成開創(chuàng)了條件。結構化