【正文】 .......................................................................... XLVI 功能測試 .................................................................................. 5XLVII 實(shí)驗(yàn)流程圖 ..................................................................................... 53 6 設(shè)計(jì)總結(jié)與心得 ................................................................................... 55 課設(shè)總結(jié) ........................................................................................ 55 課設(shè)心得 ........................................................................................ 57 參考文獻(xiàn) .................................................................................................. 59 附錄 （實(shí)驗(yàn)電路大圖及部分重要的圖）附在紙質(zhì)檔后面 課程設(shè)計(jì)概述 課設(shè)目的 計(jì)算機(jī)組成原理是計(jì)算機(jī)專業(yè)的核心專業(yè)基礎(chǔ)課 ,也是作為計(jì)算機(jī)專業(yè)的學(xué)生應(yīng)該要好好掌握的重要學(xué)科。要求在適當(dāng)位置配合相應(yīng)的實(shí)驗(yàn)原理圖、數(shù)據(jù)通路圖、微程序流程圖、實(shí)驗(yàn)接線圖、微指令代碼表等圖表進(jìn)行說明。 題 目： 基于微程序控制器的 簡單計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 專 業(yè)： 計(jì)算機(jī)科學(xué)與技術(shù) 班 級： 學(xué) 號： 姓 名： 電 話： 郵 件： 實(shí) 驗(yàn) 臺： 完成日期： 20xx0304 周日下午 指導(dǎo)教師： 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院 20xx 計(jì)算機(jī)組成原理 課程設(shè)計(jì)報(bào)告 課程設(shè)計(jì) 任務(wù)書 一、設(shè)計(jì)題目 基于微程序控制器的簡單計(jì)算機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 二、設(shè)計(jì)內(nèi)容 設(shè)計(jì)模型機(jī)系統(tǒng)的總體結(jié)構(gòu)、指令系統(tǒng)和時(shí)序信號。總結(jié)部分主要寫設(shè)計(jì)工作簡介以及設(shè)計(jì)體會。 課程設(shè)計(jì)屬于設(shè)計(jì)型實(shí)驗(yàn)，不僅鍛煉學(xué)生簡單計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)能力，考驗(yàn)同學(xué)的創(chuàng) 新思維，而且通過進(jìn)行設(shè)計(jì)及實(shí)現(xiàn)，進(jìn)一步提高分析和解決問題的能力。 實(shí)驗(yàn)原理與環(huán)境 實(shí)驗(yàn)原理 計(jì)算機(jī)組成原理，數(shù)字邏輯， FPGA(Field Programmable Gate Array)現(xiàn)場可編程門陣列 、QUARTUS 仿真等 實(shí)驗(yàn)環(huán)境 JZYL— II 型計(jì)算機(jī)組成原理試驗(yàn)臺， windows xp 系統(tǒng)， 512M 內(nèi)存電腦電腦一臺， Quartus II 版軟件，導(dǎo) 線若干。 微指令設(shè)計(jì) 微指令設(shè)計(jì)思想：此次設(shè)計(jì)共決定選取 12 條指令，分別是取址公操作、 store 存儲指令、 load 導(dǎo)入指令、 jump 跳 轉(zhuǎn)指令、加、減、與、或、非、地址非、異或等運(yùn)算指令，以及最后的停機(jī)指令。 各個(gè)指令所對應(yīng)的微程序具體還是不同的，在后面會有詳細(xì)說明。000?B 31 8B 22 0 2 3B 12B 0 F 1 F 0 1 0 9M1 2 A 31 9A 22 1 2 3A 12A 0 F 3 F 21 3 1 1 Vcc12 4A L U 1 8 1amp。（ ADDR），且將結(jié)果打入AC OR ADDR 0111 或指令，實(shí)現(xiàn)（ AC） amp。如圖 所示 圖 雙周期實(shí)現(xiàn) CLK T4 7404 Q M1 M2 74LS74 D 觸發(fā)器 CLR D 微指令流程設(shè)計(jì) ① ：取指公操作：處于 M1 內(nèi)（其中表內(nèi) L為低， H為高）；如表 T 節(jié)拍 功能或所需數(shù)據(jù)流向 所需控制信號值 T1 μ AR清零 μ R_395=L T2 PC→ MM S1=L T3 RD。 dat 文件進(jìn)行破解，具體操作見教程；第二種方法較簡單，就是直接修改計(jì)算機(jī)的時(shí)間，向前調(diào)一段很長的時(shí)間，這樣軟件可以正常進(jìn)行編譯了。 題目： [（ 8+7 非）加 8] + 9 異或 6 乘 2 與 6 減 7 程序流程為：如表 所示 地址順序 所執(zhí)行的指令 0 開始 1 LOAD 8 2 Fab 7 3 ADD 8 4 或 9 5 異或 6 6 乘 2 7 與 6 8 減 7 9 END 表 內(nèi)存內(nèi)容為：如表 所示 內(nèi)存地址 內(nèi)存數(shù)據(jù) 解釋 0000 0000 0000 開始 0001 0001 1010 LOAD 8 0010 1101 1011 Fab 7 0011 0100 1010 ADD 8 0100 0111 1100 或 9 0101 1010 1101 異或 6 0110 1011 1110 乘 2 0111 0110 1101 與 6 1000 0101 1011 減 7 1001 1100 1110 END 1010 0000 1000 操作 數(shù) 8 1011 0000 0111 操作數(shù) 7 1100 0000 1001 操作數(shù) 9 1101 0000 0110 操作數(shù) 6 1110 0000 0010 操作數(shù) 2 1111 表 程序運(yùn)行結(jié)果 運(yùn)行完成后，最后在 AC 里面的結(jié)果為 ： 1111 1111 實(shí)驗(yàn)流程圖 2月 27 周一： 熟悉實(shí)驗(yàn)要求，并閱讀相關(guān)資料開始準(zhǔn)備。在這種微程序控制，且主、控存分開的方式中，我們所設(shè)計(jì)的主存 8 位專門用來存放機(jī)器指令和操作數(shù)，控存 16 位專門用來存放微指令，兩者分開。 總的來說，開學(xué)一個(gè)月，這個(gè)課設(shè)的完成確實(shí)是讓我最有成就感的一件事，對于在一定的時(shí)間內(nèi)完成到這種程度，我也確實(shí)感到驚訝，也對自己的成長感到自豪 ！雖然在這次實(shí)驗(yàn)中，我們并沒有什么太大的亮點(diǎn)，也沒有做出來高級功能的擴(kuò)展，但是我們還是靠著自己的努力一步步實(shí)現(xiàn)了任務(wù)目標(biāo)，靠自己的力量解決一系列難題，這也是一件很讓人愉快的事。 ? 同時(shí)要重新理解和回顧計(jì)算機(jī)組成原理實(shí)驗(yàn)的前 3個(gè)實(shí)驗(yàn)，即：運(yùn)算器組成實(shí)驗(yàn)、半導(dǎo)體存儲實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)，如果要選擇用 FPGA 的話也要學(xué)習(xí)實(shí)驗(yàn)指導(dǎo)書中“ FPGA 及 EDA 開發(fā)環(huán)境介紹”部分的講解，只有好好復(fù)習(xí)了之前的知識才能最快的動手！ ? 實(shí)驗(yàn)前要熟悉所有用到的芯片的功能和引腳職能，同時(shí)要熟悉該芯片的輸入輸出等具體內(nèi)容，免得每次都得查閱課本上的講解，詳細(xì)知道了用到的芯片的資料，這樣做起來會順利點(diǎn)，指導(dǎo)書上的那些邏輯表是遠(yuǎn)遠(yuǎn)不夠的。 2） 功能總結(jié)： 在本次課程設(shè)計(jì)中，我們完成的設(shè)計(jì)工作和我們設(shè)計(jì)的系統(tǒng)具有的功能如下所示： ? 具有準(zhǔn)確無誤的數(shù)據(jù)通路，且在其基礎(chǔ)上具有指令和微指令控制的功能； ? 設(shè)計(jì)了完成指定功能的各指令相對應(yīng)的微命令； ? 設(shè)計(jì)了時(shí)序列電路，能夠產(chǎn)生滿足指令周期和指令執(zhí)行所需要的兩級時(shí)序信號； ? 可以手動方式產(chǎn)生各指令執(zhí)行過程中所需要的微命令 ,控制指令的執(zhí)行； ? 設(shè)計(jì)控存，將各指令的微程序存 放在 CM（用 2816 實(shí)現(xiàn)）中，經(jīng)過適當(dāng)?shù)臅r(shí)序控制，通過微程序可以完成自動控制指令的執(zhí)行功能； ? 對該模型機(jī)系統(tǒng)中的運(yùn)算器模塊功能和微程序邏輯控制電路部分利用QuartusⅡ 軟件 仿真功能進(jìn)行仿真分析和功能驗(yàn)證，且將該部分電路下載到 FPGA，并與適當(dāng)?shù)耐鈬骷?(包括部分芯片、輸入 /輸出開關(guān)、 LED 顯示 等 )相配合，實(shí)現(xiàn)模型機(jī)的主機(jī)系統(tǒng)； ? 所設(shè)計(jì)的主機(jī)系統(tǒng)能支持自動和單步運(yùn)行方式，能正確地執(zhí)行存放在主存中程序的功能，對主要的數(shù)據(jù)流和控制流通過 LED 適時(shí)顯示結(jié)果； ? 所設(shè)計(jì)的模型機(jī)支持加、減運(yùn)算等基本的算術(shù)運(yùn)算指 令，支持與、或、非等邏輯運(yùn)算類指令，支持存儲器寫的回存指令，支持寄存器間數(shù)據(jù)傳送的 LOAD指令，支持跳轉(zhuǎn)指令等幾類指令； ? 支持直接尋址、隱含尋址等幾種基本的尋址方式； ? 能支持 12 條以上的指令； ? 能運(yùn)行由自己設(shè)計(jì)的 CPU 所支持的指令系統(tǒng)構(gòu)成的一段程序，程序執(zhí)行功能正確且能夠穩(wěn)定輸出結(jié)果； ? 所設(shè)計(jì)的主機(jī)系統(tǒng)在運(yùn)行期間和修改程序期間不需要拆拔一根導(dǎo)線，完全可以通過開關(guān)和脈沖或控制信號控制。 下面就以本次課程設(shè)計(jì)中檢查時(shí)老師給我出的測試題目為例，分析程序設(shè)計(jì)的過程和方法。 T 節(jié)拍 功能或所需數(shù)據(jù)流向 所需控制信號值 T1 空 空 T2 空 空 T3 NOT A； （ S3， S2， S1， S0， M，） =（ LLLLHL）； LDDR2； DR2_G=H， DR2_Ctrl=L； T4 DR2out； LDAC； DR2_G=L， DR2_Ctrl=L； AC_G=H； 表 NOT（ A）指令設(shè)計(jì)流 ⑦ ： END 指令（ M1 同取指公操作，只列出 M2 的設(shè)計(jì)）：如表 T 節(jié)拍 功能或所需數(shù)據(jù)流向 所需控制信號值 T1 STOP C0(STOP)=1 T2 空 空 T3 空 空 T4 空 空 表 END 指令設(shè)計(jì)流 邏輯表達(dá)式 因?yàn)楹芏喾枱o法直接打出 (如作為非的上劃線等 )，在這里直接用紙質(zhì)上的截圖來作為參考： 微程序的設(shè)計(jì) ① ：微指令格式：如表 微指令共設(shè)計(jì)了 16 位，并且全部投入使用，共有 16 位微指令控制信號，微地址為 4 位，可以存放 16 位微指令，滿足使用需求，具體設(shè)計(jì)如下： 序列 C15 C14 C13 C12 C11 C10 C9 C8 C7 C6 C5 C4 C3 C2 C1 C0 功能 STOP LOAD 161_置數(shù) DR2_CONT DR2_G AC_G DR1_G DOWN_244 UP_244 S3 S2 S1 S0 M Cn 6116WE 有效值 0 0 1 1 0 0 0 1 1 X X X X X X 0 表 微指令格式設(shè)計(jì) ② ：控制存儲器內(nèi)容：如表 指令存入主存和控存中，如下所示 指令 地址 C15 STOP C14 LOAD C13 161_ 置數(shù) C12 DR2_CONT C11 DR2_G C10 AC_G C9 DR1_G C8 DOWN_244 C7 UP_244 C6 S3 C5 S2 C4 S1 C3 S0 C2 M C1 Cn C0 6116_WE 取址 0000 0 0 1 1 0 0 0 1 1 0 0 0 0 0 1 0 LOAD 0001 0 1 1 1 0 1 0 1 0 0 0 0 0 0 1 0 STORE 0010 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 1 JMP 0011 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 ADD 0100 0 0 1 0 1