51組合邏輯電路(1)全加器(存儲版)
【正文】 1 1 0 1 1 1 1 3 2 1 0Y Y Y Y0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 3 2 1 0Y Y Y Y。amp。 amp。 amp。 當(dāng)加法器的位數(shù)增加時，電路的復(fù)雜程度也隨之急劇上升。amp。 amp。amp。111≥1GARZ111GARZamp。 確定輸入、輸出變量。 C、根據(jù)因果關(guān)系列出真值表。1 amp。第五章 組合邏輯電路 數(shù)字電路分為兩類 1. 組合邏輯電路： 2. 時序邏輯電路： 電路在任何時刻建立 的穩(wěn)定的輸出僅僅取決于電路在該時刻輸入的取值組合。amp。即確定 0， 1 分別代表輸入、輸出變量的兩種不同狀態(tài)。其它情況出現(xiàn)，電路發(fā)生故障，要求設(shè)計一個故障檢測電路，提醒維護(hù)人員修理。amp。amp。 一、全加器 (fulladder) 實現(xiàn)一位二進(jìn)制數(shù)全加運算的電路 輸入：被加數(shù) Ai 加數(shù) Bi 低位進(jìn)位 CIi 輸出：相加和 Si 進(jìn)位輸出 COi Σ Ai Bi CIi Si COi 列真值表： Ai Bi CIi 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si COi 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 ( 3 , 5 , 6 , 7 )iC O m? ?( 1 , 2 , 4 , 7 )iSm? ?AiBi CIi 00 01 10 11 0 1 Si AiBi CIi 00 01 10 11 0 1 COi 1 1 1 1 1 1 1 1 i i i i i iA B A C I B C I? ? ?i i iA B C I? ? ?00 01 11 1001ABCF 3111100 01 11 1001ABCF 411110 101ABF 111B0 101AF 211n = 2 2F A B??n = 3 3F A B C? ? ? 4F A B C? ? ?＝ A?B?C F1＝ A?B 00 01 11 1000011110ABCDF 51111111100 01 11 1000011110ABCDF 611111111n = 4 6F A B C D? ? ? ?F5＝ A?B?C?D i i i iS A B CI? ? ?i i i i i i iC O A B A C I B C I? ? ?( ) ( )i i i i i iA B C I B A C I? ? ? ?( ) ( )i i i i i i i iA B B CI B A A CI? ? ? ?()i i i i iA B A B C I? ? ? ()i i i i iA B A B CI??=1 =1 ≥1 amp。amp。 運算速度的縮短是以增加電路的復(fù)雜程度為代價換取的。 amp。 0 00 001 011000101 0111 111 11111 1未 校 正 相 加 和 ( 8 4 2 1B C D 碼 相 加 運 算 結(jié) 果 )校 正 后 相 加 和 ( 十 進(jìn) 制 數(shù)相 加 運 算 結(jié) 果 )3?S ?2S 1?S ?0S?CO000010 0 0 111 0 0 0100000000 00 00000010 0 0 111
外語相關(guān)推薦
鄂ICP備17016276號-1